第43回 PCI Express Gen4：前田真一の最新実装技術あれこれ塾（5/5 ページ）

[前田真一，実装技術／MONOist]

5．28Gbps

　Gen4の16Gbpsでは現在の2倍の周波数で、損失の影響が大きくなり、基板設計は大幅に困難になります。

　以前ならば、5GHz異常の領域では「光」でなければ伝送できないといわれていましたが、部品の最適化や解析ツールの進歩により、一般の基板配線で実現できるようになりました。

　とはいえ、配線の損失やビアの最適設計、コネクタの反射の影響など3次元のフィールドソルバーを使わないと基板設計が行えない領域になってきました。

　さらに、高速な信号まで銅で実現できています。

　サーバをはじめとして広く使われているイーサネットは急速に高速化が進み、100Gbpsの100Gがあり、さらに400Gbpsの400Gや1000Gbpsの1Tも検討されています。

　100Gの高速伝送を実現するのは困難なので、10Gbpsを10本、または25Gbpsを4本、並列にして、100Gbpsを実現します。

　当然、長距離伝送には「光」を使いますが、基板内での処理や近距離の基板間での接続にいちいち「光」を使ってはいられません。

　10GbpsはPCI Express Gen3より25％早いだけなので、ある程度実現性は高いのですが、10チャンネルというのは数が多くて大変です。

　そこで、25Gbpsを使いたいという要求が増えています。

　このため、ASICベンダーでは最大28Gbpsのシリアル・インタフェースをライブラリとして用意しています。

　これらのASICベンダーでは2.5次元実装を使った光インタフェースも用意しています（図19）。しかし、光素子や光ケーブルなどコストも高いので、安価で実装密度も高い基板配線での接続が望まれます。

　PCI Expressは汎用規格で、図7〜9のような多くのトポロジーがあり、多くのベンダーが設計した、多くの設計基板を組み合わせても動作しなければなりません。

　それに対して、28Gbps信号は、その基板やシステムだけで動作すればよく、コストが見合ったものであれば、高価な基板や部品を使って最適設計ができます。配線も可能な限り短くできますので、3Dフィールドソルバーなどを使って損失や反射を最小にするような最適設計ができます。

　実際、28Gbps信号配線は数多く実現されて、DesignConなどで発表されています。

筆者紹介

前田 真一（マエダ シンイチ）

KEI Systems、日本サーキット。日米で、高速システムの開発／解析コンサルティングを手掛ける。

近著：「現場の即戦力シリーズ　見てわかる高速回路のノイズ解析」（技術評論社）