ソニーの裏面照射型CMOSセンサーが「3階建て」に、飽和信号量2倍でDR拡大：組み込み開発ニュース

ソニーセミコンダクタソリューションズは「世界初」（同社）の2層トランジスタ画素積層型CMOSイメージセンサー技術を開発した。光を電気信号に変換するフォトダイオードと信号を制御するための画素トランジスタの層を別々の基板に形成し積層することで、従来の裏面照射型CMOSイメージセンサーと比べて約2倍の飽和信号量を確保した。

[朴尚洙，MONOist]

　ソニーセミコンダクタソリューションズは2021年12月16日、「世界初」（同社）の2層トランジスタ画素積層型CMOSイメージセンサー技術の開発に成功したと発表した。光を電気信号に変換するフォトダイオードと信号を制御するための画素トランジスタの層を別々の基板に形成し積層することで、従来の裏面照射型CMOSイメージセンサーと比べて約2倍の飽和信号量を確保した。これによる、ダイナミックレンジの拡大とノイズの低減を実現できるため、より高画質な撮影が可能になるという。

2層トランジスタ画素積層型CMOSイメージセンサーの構造イメージ［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ

　同社の裏面照射型CMOSイメージセンサーは、裏面照射型画素が形成された画素チップと信号処理回路が形成されたロジックチップを重ね合わせた積層構造を特徴としている。この積層型CMOSイメージセンサーは、それまでの裏面照射型CMOSイメージセンサーが画素部と信号処理回路部を1枚のシリコン基板で構成していた「1階建て」から、画素チップと信号処理回路の2枚のシリコン基板に分けた「2階建て」とすることで、多機能化による回路規模の増加や構造の小型化を実現した点が高く評価された。これによって、同社のイメージセンサー市場のシェア向上に貢献するとともに、2020年には発明者の梅林拓氏に紫綬褒章が授与されている。

積層型CMOSイメージセンサーのメリット［クリックで拡大］ 出所：ソニーグループ

　今回発表した2層トランジスタ画素積層型CMOSイメージセンサーは、これまでの画素チップの同一シリコン基板上に形成されていた各単位画素を構成するフォトダイオードと画素トランジスタを、それぞれ別の基板に分けて形成し積層する構造となっている。積層型CMOSイメージセンサーが「2階建て」とすれば、2層トランジスタ画素積層型CMOSイメージセンサーは画素チップがフォトダイオードと画素トランジスタの基板に分かれることで「3階建て」になったことになる。

　「3階建て」になったことで、限られたチップ面積の中でこれまで画素トランジスタが占めていた部分をフォトダイオードにも割り当てられるようになり、従来比約2倍の飽和信号量を実現して、ダイナミックレンジを広げられる。また、転送ゲート（TRG）以外のリセットトランジスタ（RST）、セレクトトランジスタ（SEL）、アンプトランジスタ（AMP）などの画素トランジスタをフォトダイオードのない別の層に形成したことでアンプトランジスタのサイズの拡大が可能となり、夜景などの暗所撮影時に発生しやすいノイズも大幅に低減できたという。

2層トランジスタ画素積層型CMOSイメージセンサーの断面写真。下側がフォトダイオード層で上側が画素トランジスタ層［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ

　ダイナミックレンジ拡大とノイズ低減の実現によって、逆光などの明暗差が大きいシーンでも白飛びや黒つぶれがなく、室内や夜景などの暗いシーンでもノイズの少ない高画質な撮影が可能になる。ソニーセミコンダクタソリューションズは、2層トランジスタ画素積層型CMOSイメージセンサーによって、スマートフォン撮影などのさらなる高画質化の実現に貢献していくとしている。

　なお、この開発成果は、半導体や電子デバイスの国際会議「IEDM（International Electron Devices Meeting） 2021」（2021年12月11〜15日）で発表された。

⇒その他の「組み込み開発ニュース」の記事はこちら