今回の開発目標で掲げる次世代光実装技術とは、AI社会の発展によるデータ通信量の劇的な増加と消費電力の増大を解決する、電気配線の限界を超える光電融合パッケージング技術のことだ。現在、半導体パッケージ内に組み込まれているチップレットや基板となるインターポーザーは全て電気配線で接続されている。今回の技術開発では、半導体パッケージ内に複数搭載されるCPUやGPUなどxPUのチップレットの間が将来的に電気配線ではなく光配線で接続されることを想定。光配線層を組み込んだ光RDL(再配線層)インターポーザーとともに、xPUに隣接して光電変換を行う光エンジンと光RDLインターポーザーを高精度に接続するハイブリッド接合技術を開発する。光RDLインターポーザー内の光配線はポリマー光導波路となっており、データ転送密度の目標は10Tbps/mm。ハイブリッド接合技術の精度は、電気配線の接続ピッチで6μmとなっている。
千歳科学技術大学内に整備するオープンイノベーション拠点は、広さ900m2のクリーンルームを設けて、世界初となる300mm角パネル対応の装置群を配置する予定である。300mm角パネルは直径300mmのウエハーと比べてチップレットを多数搭載できるメリットがある。一方で、Rapidusが後工程の量産に適用を検討している600mm角パネルよりも小さくなるが、既存の直径300mmウエハー対応の装置の技術を活用しやすく、パネルレベルパッケージングの研究に最適な寸法だとしている。
なお、「光電融合を加速する半導体パッケージング技術開発と先端後工程拠点形成」の期間は2026〜2030年度の5年間で、予算は総額約173億円。なお、2028年度内に開設予定のオープンイノベーション拠点への投資に約130億円を割り当てる予定だ。
プロジェクトの体制は、LSTC主導の下で、研究代表者は東北大学 教授の福島誉史氏が務める。東北大学がハイブリッド接合技術、産業技術総合研究所が光RDLインターポーザー、北海道大学が拠点構築と分析、千歳科学技術大学が拠点構築と計算、横浜国立大学がプロセス開発を担当する。また、Rapidusは技術/実用化アドバイスを行い、ベルギーの研究機関であるimec/imec Japanが光エンジンの技術を提供する。さらに、IOWNなどで光技術の開発や実用化に注力するNTTもアドバイザーとして加わる。
「世界で勝ち抜く意識が足りず」Rapidus東氏が語る国内半導体の過去と未来
Rapidusの顧客獲得が進捗、60社以上と協議中で約10社にPDKをライセンスへ
Rapidusが半導体回路の設計期間を半減する支援ツールを投入、一部は無償提供へ
Rapidusの2nm半導体製造拠点にIBMがMESを導入、自動化と早期立ち上げを支援
2nmプロセスGAAトランジスタの試作ウエハーで動作を確認
ラピダスとシーメンスが2nm世代設計基盤で戦略的協業、PDKを共同開発Copyright © ITmedia, Inc. All Rights Reserved.
組み込み開発の記事ランキング
コーナーリンク