後工程に当たる、2nm世代半導体のチップレットパッケージ設計・製造技術開発では、2nm世代の半導体を用いたパッケージの大型化および低消費電力化を実現する実装量産技術、設計に必要なデザインキット、チップレットのテスト技術の確立を目的に、チップレットパッケージの設計/製造技術を開発する。
IBMやドイツの研究機関Fraunhofer、シンガポールの研究機関A STAR IMEとの国際連携で開発を進め、既に基本プロセスフローの決定および装置の選定を完了した。セイコーエプソンの千歳事業所内(北海道千歳市)に設置した、半導体後工程の研究開発拠点「Rapidus Chiplet Solutions(RCS)」では、2024年10月から稼働の準備を行っている。2025年4月からはRCSへの製造装置の導入を開始し、量産化技術確立のためのパイロットライン構築を行う。また、RDL(Redistribution Layer)インターポーザ開発、3Dパッケージ技術、最新の後工程技術に対応したADK(Assembly Design Kit)の構築推進、品質管理手法KGD(Known Good Die)の選別フローの開発を進めていく。
「後工程に関しては、1、2年かけてパイロットラインでの検証を進めていく。それをIIMに持ってきて、本格的な量産に入るのは2027年の後半から2028年の頭になる。前工程と後工程の研究開発をIIMに持ち寄り、前工程と後工程を連携して作ることで、世界一のスピードを達成できる」(小池氏)
2025年度の経済産業省からの支援は最大8025億円となり、政府からの支援額は累計1兆7000億円に上る。小池氏は、研究開発段階で2兆円、量産段階で5兆円規模の資金が必要と見る。「われわれが必要としているエンジニアは1000、2000人規模となり、装置や材料など関連メーカーの従業員なども加えると、工場で働くのは数千人規模となる」(小池氏)。
民間からの資金調達に関しては、「1000億円に値するような出資をお願いしている。かなり手応えを感じている。いずれ詳細を説明できる機会が来る」(小池氏)とする。顧客については、30~40社と「連携を強化している」(同)というが、最終的にはかなり絞られる見込みだ。
「われわれの能力と規模から見て、20~30社というのはできない。1桁くらいになる。われわれとパートナーを組んでしっかりと進めていく企業が、2025年中には見えてくる。それによって工場の規模がある程度決まってくる。量産を開始したとしても、IIMの能力を高めていくのにそこから数年かかる」(小池氏)
Copyright © ITmedia, Inc. All Rights Reserved.