日本シノプシスは「人とくるまのテクノロジー展2017」において、SoC(System on Chip)のマルチコア アーキテクチャの性能をシミュレーションで検討する「Platform Architect MCO」の新機能「タスクグラフジェネレーター」を紹介した。
日本シノプシスは「人とくるまのテクノロジー展2017」(2017年5月24〜26日、パシフィコ横浜)において、SoC(System on Chip)のマルチコア アーキテクチャの性能をシミュレーションで検討する「Platform Architect MCO」の新機能「タスクグラフジェネレーター」を紹介した。
ソフトウェアに適したハードウェアの性能要件や仕様を車両の開発初期段階で決められるようにするもので、半導体メーカーだけでなく自動車メーカーやティア1サプライヤーにも提案する。
車両の電子制御が複雑化することによりマルチコア アーキテクチャを前提としたソフトウェア開発が主流になっている。しかし、実際のハードウェアがなければ要求仕様を満たすかどうかを確認することが難しかった。
タスクグラフジェネレーターは、既存のソフトウェアからワークロードモデル(アプリケーションの負荷モデル)を生成する機能で、仮想のSoC上で想定通りのソフトウェア処理性能が出せるか検証することができる。
決められたタイミングに対する処理の遅延時間の他、CPUやメモリにかかる負荷、キャッシュパフォーマンスの良しあしが、実際のハードウェアなしで予測可能となる。複数のアーキテクチャをシミュレーションで比較して要求仕様を満たすものを選択できる。
タスクグラフジェネレーターでは、仮想のSoC上でソフトウェアを動作させた上で、メモリのアクセス情報や関数の依存関係を出力することができる。このため、共同開発を行う際でもソフトウェア本体の情報を共有する必要がない。例えば、自動車メーカーやティア1サプライヤー、半導体メーカーなどが共同して行う初期開発を進めやすくなるという。
Copyright © ITmedia, Inc. All Rights Reserved.