2nm以降世代に向けた半導体プロジェクトが始動、かつての国プロとの違いとは：組み込み開発ニュース（2/2 ページ）

[朴尚洙，MONOist]

先端半導体製造技術コンソーシアムが共用パイロットラインを運営

　今回整備する共用パイロットラインについては、より多くの企業が利用できる体制とするため、運営組織として「先端半導体製造技術コンソーシアム」を発足させる。AISTと先述した3社が設立メンバーとして第1種会員となるものの、共用パイロットラインのユーザーとなる第2種会員や海外企業などの賛助会員の加入を積極的に進めたい考えだ。なお、現時点でSCR棟の65nmラインの利用は年間数千枚程度だが、新たな共用パイロットラインはより多くの生産枚数になるようにしていくという。また、導入装置のリストは2021年度末をめどにWebサイトで公開する予定だ。

先端半導体製造技術コンソーシアムの概要（左）と加入のメリット（右）［クリックで拡大］ 出所：AIST

　経済産業省 商務情報政策局 情報産業課 デバイス・半導体戦略室長の荻野洋氏は「このコンソーシアムは『一緒に研究する』のではなく、パイロットラインを『一緒に使う』ことを目的としている。過去の半導体プロジェクトから学んだ結果として、この方が良いと判断した」と説明する。

　なお、2nm世代以降のロジックICが対象となるものの、現在最先端の半導体製造プロセスで採用が広がるEUV（極端紫外光）露光装置は共用パイロットラインには導入されない。「予算の制限もあり導入を見送った。EUVが必要なプロセスについてはEB（電子ビーム直接描画）で代替する」（安田氏）という。

TSMCが台湾外に研究開発拠点を展開するのは初

　3D ICを対象とした後工程プロジェクトを実施するのは、世界最大規模の半導体ファンウンドリー企業・TSMCの日本法人である「TSMCジャパン3DIC研究開発センター株式会社」だ。なお、TSMCが台湾外に研究開発拠点を展開するのは今回が初めてのことだ。

　研究開発拠点となるのは、SCR棟に隣接する高機能IoTデバイス研究棟だ。建屋は既に完成しており、現在装置や設備などの導入を進めているという。研究テーマとしては、CoWoS（Chip on Wafer on Substrate）を用いた3D ICのパッケージング技術になるとみられる。なお、詳細については、TSMCジャパン3DIC研究開発センター ディレクターのChris Chern氏が2021年12月15日のSEMICON Japanのキーノート講演に登壇して説明する予定だ。

3D ICを対象とした後工程プロジェクトの概要［クリックで拡大］ 出所：NEDO

3D ICを対象とした後工程プロジェクトの開発テーマ［クリックで拡大］ 出所：AIST

　前工程プロジェクトを進める共用パイロットラインがあるSCR棟と、3D ICの技術開発を行う高機能IoTデバイス研究棟が隣接していること、共用パイロットラインを運営する先端半導体製造技術コンソーシアムにTSMCが賛助会員として参加することから、将来的には前工程と後工程を一体化した研究開発が可能になるという期待もある。「まだ具体的な話はないが、今後それぞれの研究開発を進める中でそういった検討が進むだろうと考えている」（安田氏）という。

前工程プロジェクトと後工程プロジェクトの建屋は隣接し、つながっている［クリックで拡大］ 出所：AIST

⇒その他の「組み込み開発ニュース」の記事はこちら