ザイリンクスが16nmプロセスFPGA「UltraScale+」の提供を開始する。ハイエンド「Virtex UltraScale+ FPGA」とミッドレンジ「Kintex UltraScale+ FPGA」、FPGA SoC「Zynq UltraScale+MPSoC」を用意し、ワット当たりのパフォーマンス向上を狙う。
ザイリンクスは2015年2月23日(米国時間)、16nmプロセスを採用したFPGA「16nm UltraScale+ファミリ」を発表した。ハイエンドの「Virtex UltraScale+ FPGA」とミッドレンジの「Kintex UltraScale+ FPGA」、マルチプロセッシングSoC(System-On-Chip)の「Zynq UltraScale+MPSoC」を用意し、同年第2四半期のテープアウト(設計完了)と第4四半期の出荷開始を目指す。
UltraScale+は2013年から出荷している20nmプロセスFPGA「UltraScale」をベースに、TSMCによる16nmプロセスを適用したFinFETの採用や大容量メモリのデバイス内蔵、さらにはインターコネクト最適化技術や、3D構造のトランジスタであるFinFETとシリコン接続基板上に複数のFPGAダイを実装する「3D IC」を組み合わせた「3D-on-3D」技術などの導入によって、28nm世代の製品に比べて1ワットあたり2〜5倍の性能向上を実現したという。同社によれば16nm UltraScale+はワット当たりのパフォーマンス向上を狙う目的で導入されるものであり、コストを重視するArtixシリーズに対しての導入は計画されていない。
Virtex UltraScale+ FPGAは3D-on-3D技術の採用などによりメモリおよび帯域幅が強化されたハイエンド製品。最上位製品「VU13P」のロジックセル数は286万個で、DSPスライスは1万1904個。32.75Gビット/秒のトランシーバを128個搭載しており、有線通信やネットワーク処理に適する。
Kintex UltraScale+ FPGAはデータセンターやワイヤレス設備、航空宇宙産業への採用をにらんだミッドレンジ製品で、ロジックセル数が最大915万個までの6品種をそろえた。DSPスライスは最大3528個。通信速度が32.75Gビット/秒のトランシーバを最大32個搭載している(16.35Gビット/秒のトランシーバも同時搭載する製品もある)。
Zynq UltraScale+MPSoCは64ビットのアプリケーションプロセッサ(ARM Cortex-A53コア)に32ビットデュアルコアのリアルタイムプロセッサ(Coretex-R5 MPCore)、グラフィックプロセッサ(ARM Mali-400MP)などのプロセッシングシステムと、H.265のビデオコーデックなどのプログラマブルロジックを統合したマルチプロセスSoCだ。
ネットワーク処理に適したコアを搭載した6製品と、映像処理と制御に適したコアを搭載した5製品が用意され、ネットワーク系処理に適した製品の最上位品「ZU19EG」では100ギガビットイーサネットMAC(Media Access Control)と150ギガビット/秒のInterlaken IP(Intellectual Property)をそれぞれ4個搭載している。映像処理に適した製品群のなかでも「ZU4EV」「ZU5EV」「ZU7EV」の3製品は、H.265のエンコード/デコード機能を搭載する。
ザイリンクス日本法人社長のサム・ローガン氏は近況として、「2015年のFPGA販売は過去最高レベルになるだろう」と好調をアピールし、その原動力としてワイヤレスと車載を挙げる。また、「用途別に全てを新規設計する必要はなく、どのようなアプリケーションが必要になるかという観点でアクションを起こしている」と、アプリケーションの観点からプログラマブルなFPGAの優位性は一層際立っていくだろうと述べている。
また、同社FPGAプラットフォーム マーケティング担当のティム・エルジャベック氏は16nm UltraScale+ファミリについて「市場の要望に応えるプロダクトであり、(UltraScaleアーキテクチャやTSMCでの製造により)導入リスクも低い」とアピールし、加えて、「ロジックセルの数で選ぶのではなく、やりたいことで選んでもらう」ことが同社の顧客に対するメッセージだとした。
Copyright © ITmedia, Inc. All Rights Reserved.