今回の開発成果では、SBD内蔵SiC-MOSFETを用いたフルSiCパワーモジュールにおいてサージ電流耐量を高められない、特定チップへのサージ電流集中メカニズムを世界で初めて解明した。物理分析とデバイスシミュレーションによる解析の結果から、内蔵されたSBDのわずかな寸法のばらつきが原因となって、SBD幅が0.1μm程度小さい特定のチップにのみ先にサージ電流の通電を開始してしまい、その結果として特定のチップにサージ電流が集中していた。
この原因となる寸法のばらつきは極めて軽微であり、製造上避けることは難しい。そこで、この問題の解決法として導入したのが新たなチップ構造である。SiC-MOSFETの間にSBDが内蔵されている素子構造単位を1つのユニットセルとして、チップ面積全体の1%以下のユニットセルをSBDを内蔵しない構造に作り込むようにした。SBDを内蔵しないユニットセルは、SBDを内蔵する他のユニットセルと比べて早くサージ電流の通電が生じるものの、SBDが存在しないため寸法のばらつきの影響を受けずサージ電流の集中が起こらず、全てのSBDを内蔵しないユニットセルで一斉にサージ電流の通電が始まる。
また、サージ電流は基板材料である周囲のSiCの抵抗を低減する働きがあるため、サージ電流の通電が生じたユニットセルの周囲でも、サージ電流の通電が連鎖的に引き起こされる。この現象により、SBDを内蔵しないユニットセルを起点としたサージ電流の通電がチップ全域に伝搬し、フルSiCパワーモジュールを構成するSBD内蔵SiC-MOSFETの全ての領域にサージ電流を分散させられるようになった。結果として、これまで課題になっていた特定チップへのサージ電流の集中によるチップの熱破壊を防ぐともともに、サージ電流耐量の大幅な増大につなげられたという。
なお、サージ電流の通電を連鎖的に伝搬する効果のために作り込んだSBDを内蔵しないユニットセルはチップ面積全体の1%以下にとどまるため、内蔵SBDの面積が減ることによるオン抵抗やスイッチング損失といったパワーモジュールの特性への影響はない。
Copyright © ITmedia, Inc. All Rights Reserved.