　IBMは2026年6月25日（現地時間）、0.7nmノードにおけるトランジスタアーキテクチャを特徴とする、世界初のサブ1nm半導体チップ技術を発表した。同社独自の3次元ナノスタックアーキテクチャを含む構造と材料の刷新により、半導体の微細化を原子スケールへと進める。今後5年以内での初期導入に向けて実用化を目指す。

サブ1nmチップ技術を発表［クリックで拡大］出所：IBM

爪ほどのサイズのチップ上に約1000億個のトランジスタを集積［クリックで拡大］出所：IBM

　このサブ1nmチップは、爪ほどのサイズのチップ上に約1000億個のトランジスタを集積し、従来品の2nmチップのほぼ2倍の密度を持つ。2nmノードチップと比較して最大50％の性能向上、または最大70％のエネルギー効率向上が見込める。これにより、生成AI（人工知能）やクラウドインフラ、次世代電子機器など幅広い用途におけるコンピューティング能力の向上が期待される。

　本チップに向けて、3次元ナノシートベースの設計を採用した「ナノスタック」というトランジスタアーキテクチャを開発。トランジスタを垂直方向に積層し、さらに水平方向にずらして配置する3D逐次集積技術の活用により、より多くのトランジスタを配置できる。積層された層ごとに異なる材料の組み合わせを使用できるため、各トランジスタの性能と電力効率を個別に最適化できる。

　実験による検証では、CMOS集積化における超薄膜誘電体接合、デュアルチャネル設計の実証、さらにCMOSインバーター動作実証を完了した。また、ナノスタックアーキテクチャによりSRAMにおいて約40％のセルサイズ縮小が可能なことが示された。これにより、高度なAIワークロードに求められる高帯域幅のデータ処理要求に対応する。

⇒その他の「組み込み開発ニュース」の記事はこちら

TSMCの“Beyond 2nm”技術の現在地、「A14」で第2世代ナノシートトランジスタへ
TMSCが開催した顧客向け技術発表会「TSMC 2026 Japan Technology Symposium」において、同社シニア・バイス・プレジデント兼副共同最高業務執行責任者のKevin Zhang氏が“Beyond 2nm”と呼ばれる2nm以降のプロセス技術に当たる「A16」「A14」「A13」「A12」などの先端ロジックプロセス技術について解説した。
Rapidusの2nm半導体製造拠点にIBMがMESを導入、自動化と早期立ち上げを支援
日本IBMは、Rapidusの最先端半導体製造拠点「IIM-1」に半導体製造向けMES「IBM IndustryView for Semiconductor Standard」を導入した。
IBMとRapidusが2nmプロセス半導体の量産に向け「重要なマイルストーンに到達」
IBM ResearchとRapidusは、新たなエッチングプロセスであるSLR（Selective Layer Reductions：選択的薄膜化）を用いて、マルチ閾値電圧を持つナノシートGAAトランジスタを製造できるようになったと発表した。
量子コンピュータによる暗号解読に備えを、耐量子計算機暗号の現在地
日本IBMが耐量子計算機暗号の標準化の概況や取り組みについて説明した。
ホンダとIBMが長期の共同研究、SDV向け半導体やソフトウェアが対象
ホンダはソフトウェアデファインドビークルの実現に向けて、次世代半導体やソフトウェア技術の長期共同研究開発でIBMと覚書を締結した。
なぜ日本で2nmの先端ロジック半導体を製造しなければならないのか
半導体などマイクロエレクトロニクス製造サプライチェーンの国際展示会「SEMICON Japan 2022」が2022年12月14日に開幕し、オープニングキーノートパネルとして、新たな半導体製造会社であるRapidusなども含む「半導体・デジタル産業戦略」に深く関わる主要メンバーが登壇し「グローバルリーダーを目指す産官学戦略」をテーマに、日本における半導体産業の在り方や社会変革の方向性などについて語った。