NVIDIAとTSMCが2nm以降の半導体製造をAIで最適化、計算リソグラフィが40倍高速に：FAニュース

NVIDIAは「GTC 2023」において、2nm以降の半導体製造を可能にする計算リソグラフィ向けのAIライブラリ「cuLitho」を、ASML、TSMC、シノプシスの3社と共同開発していることを明らかにした。

[朴尚洙，MONOist]

NVIDIAのジェンスン・フアン氏

　NVIDIAは2023年3月21日（現地時間）、オンラインで開催中のユーザーイベント「GTC（GPU Technology Conference） 2023」（開催期間：同年3月20〜23日）において、2nm以降の半導体製造を可能にする計算（Computation）リソグラフィ向けのAI（人工知能）ライブラリ「cuLitho」を、ASML、TSMC、シノプシス（Synopsys）の3社と共同開発していることを明らかにした。TSMCは、同年6月からcuLithoを用いての半導体製造を開始する計画である。

　半導体製造の最初のプロセスとなるリソグラフィ工程では、フォトマスクの作成と、フォトマスクに光を照射してのパターン転写から構成されている。NVIDIA 創業者兼CEOのジェンスン・フアン（Jensen Huang）氏は「これらは物理学の限界ギリギリのところで画像を処理する作業である」と説明する。特に、最先端の半導体製造のリソグラフィ工程に用いられるEUV（極端紫外光）システムでは、スズにレーザーを毎秒5万回当てて気化させることで波長13.5nmのEUV光を放射するプラズマを生成し、複数の鏡から構成される光学系の中に組み込まれたフォトマスクに作り込まれた回路構造を、シリコンウエハー上に塗布されたフォトレジストに3nmという微細な回路パターンとして転写する。「ウエハーは4分の1nm以内に位置調整され、あらゆる振動に合わせて毎秒2万回調整されている」（フアン氏）という。

ASMLのEUVシステムの仕組み［クリックで拡大］ 出所：NVIDIA

　また、回路パターン転写の原板となるフォトマスクは、波長13.5nmの光の干渉に基づく物理アルゴリズムに基づいてフォトマスク上のパターンが作成される。実際のフォトマスク上のパターンは、転写される回路パターンとは全く異なるものになる。さらに、光学系を通過した光がフォトレジストと相互作用する際の挙動も考慮しなければ、正確な回路パターンの転写は実現できない。

フォトマスクのパターンと転写される回路パターンは全く異なる［クリックで拡大］ 出所：NVIDIA

　これらリソグラフィ工程を円滑に実現するための計算リソグラフィは、半導体の設計と製造における最大の計算ワークロードである。フアン氏は「年間数十億単位のCPU時間を消費しており、大規模なデータセンターが年中無休で稼働してフォトマスクを作っている」と指摘する。これらのデータセンターも、先端半導体工場の建設に必要なインフラであり、兆円単位という設備投資金額の一部になっている。

　今回発表したcuLithoは、NVIDIAの最新GPUとAI技術を活用して計算リソグラフィを40倍以上高速化するものだ。NVIDIAとTSMC、EUVシステムを手掛けるASML、EDA（電子設計自動化）ツール大手のシノプシスが約4年をかけて開発した。

「cuLitho」はNVIDIAとASML、TSMC、シノプシスの4社で開発した［クリックで拡大］ 出所：NVIDIA

　例えば、TSMCで製造されているNVIDIAの最新GPUチップ「H100」は89枚のフォトマスクを用いている。CPUベースの計算リソグラフィでは、フォトマスクを1枚作成するのに2週間かかっていた。GPUとAI技術を活用するcuLithoであれば、1枚作成するのに8時間で済む。TSMCは、500台のAI演算用サーバ「DGX H100」により、これまで計算リソグラフィに用いられてきた4万台のCPUサーバを代替でき、消費電力も35MWから5MWに削減できるという。

　フアン氏は「TSMCはcuLithoによって、試作にかかる時間を短縮してスループットを向上させ、消費電力の削減によりCO₂排出量も削減した上で、2nm以降の半導体製造に対応できるだろう」と述べている。

⇒その他の「FAニュース」の記事はこちら