富士通が量子コンピュータ超える新AI技術、グラフ構造データへの深層学習適用も：人工知能ニュース（2/4 ページ）

[朴尚洙，MONOist]

2016年度内に基本最適化回路を公開へ

　新アーキテクチャを実現するため開発した技術は2つある。1つは「非ノイマン演算でデータ移動を極小化」である。ノイマン型（プログラム実行型）と異なるメモリアクセスにより、演算のためのデータ移動を上位層ほど小さくする構成とした。

「非ノイマン演算でデータ移動を極小化」の概要（クリックで拡大） 出典：富士通研究所

　もう1つは「評価値の一括計算と遷移確率の向上」である。複数ある次の状態の候補に対するそれぞれの評価結果の値を一括して並列計算することにより、次の状態を見つけ出す確率を向上させる「評価値の一括計算」と、探索の途中で局所的な解にたどり着いてこう着状態になった場合に、これを検知して脱出確率を高めるための評価値に一定値を繰り返し加えることで次の状態に移行しやすくする「遷移確率の向上」により、高速に最適な解を求めることができる。

「評価値の一括計算と遷移確率の向上」の概要。左側が評価値の一括計算、右側が遷移確率の向上となる（クリックで拡大） 出典：富士通研究所

　今回開発したアーキテクチャをミドルレンジのFPGAに実装して性能評価を実施した。組み合わせ最適化問題の代表例である「巡回セールスマン問題」によるベンチマークで、FPGAへの実装で2倍、評価値の一括計算で1000倍、遷移確率の向上で6倍の効果が得られたという。

実機評価における処理性能向上の効果（クリックで拡大） 出典：富士通研究所

研究開発戦略説明会の会場で行ったデモ。「巡回セールスマン問題」（左）で30カ所を回る場合、開発成果を使うと3.6秒で最適解が得られる（右）（クリックで拡大）

　今回の成果は基本最適化回路によって実現したものだ。今後は、複数の基本最適化回路を集積化するとともに上位の並列化を行い、100万倍の速度の達成を目指す。また、2016年度内に基本最適化回路を公開することでアプリケーション開発の促進も図る。

　その上で、2018年度までに、実社会の問題が適用できる規模である10万ビットから100万ビットの計算システムを試作し、実用化に向けて実証を進めて行く予定だ。