第30回 インターポーザ：前田真一の最新実装技術あれこれ塾（3/4 ページ）

[前田真一，実装技術／MONOist]

3.　インターポーザ基板

　SoC（System on Chip）やMCPへの各種インタフェースやキャッシュメモリなど、1チップへの機能集積がICの微細化の以上に進んだ結果、チップの面積が増大し、と信号ピンが多くなりました。

　これに合わせ、パッケージのピン数が増えると同時に、パッケージの小型化が望まれ、アレイ状のピン（ボール）を表面実装できるBGA（Ball Grid Array）パッケージが標準化されました（図13）。

図13 BGA

　さらにチップ面積とほぼ同じパッケージ面積のCSP（Chip Size BGA）も生まれました（図14）。

図14 CSP

　BGAパッケージでは多くのピンがパッケージ全面にアレイ状に配置されています。

　多くのチップパッドからBGAのピン（ボール）への配線は非常に複雑になり、単純なリードフレームなどでは配線できなくなりました。複雑な配線では多層配線で、層を切り替え、配線を交差する必要があります。

　ここで、インターポーザーに多層配線板を使う必要が出てきました。

　この時点でチップの信号数は数百となり、しかもパッケージを小さくするためにはチップパッドのピッチは狭く、配線や配線切り替えのビアや信号配線をファイン化する必要があります。

　その頃、シーズとしてはちょうどビルドアップ基板の技術が開発されました（図15）。

図15 ビルドアップ基板

　薄くファイン化が可能なビルドアップ基板はインターポーザー基板としてよく使われています。