　Mentor Graphics（メンター）は2015年1月28日、同社の回路基板設計／解析用ツール「HyperLynx」を用いたクラウドベースの「仮想ラボ（Virtual Labs）」によって、開発効率の向上を目指す「HyperLynx Alliance」を、主要パートナーと共同で設立したと発表した。

　同アライアンスでは、パートナー企業のモデルと参照デザインをHyperLynxに取り込み、仮想ラボで理想的な設計メソドロジを提示することによって、回路基板におけるSerDes（シリアライザ／デシリアライザ）やDDRメモリといった困難な設計課題の解決に貢献する。

　一般的に、回路基板の設計ツールの要求評価と設計ケースのセットアップ作業には数日あるいは数週間を要することがある。HyperLynx Allianceの仮想ラボは、その作業にかかる時間とコストを削減できる。また、技術者が自分自身のメソドロジを考え出し、システム全体の性能向上のためにトレードオフを評価できるように、推奨設計プロセスを分かりやすく段階的にガイドする機能を持つ。

　仮想ラボには、HyperLynxに基づく設計環境、パートナー企業のIBIS-AMIモデルやSパラメータモデル、参照デザインに基づくテストケース、ステップバイステップの利用法ガイドが含まれている。仮想ラボは無償かつ時間を問わず利用可能であり、どの仮想ラボでも作業を数時間で完了できるとしている。なお、仮想ラボにおける成果物は、実設計と実装段階において再利用可能なリソースとなる。

　仮想ラボはメンターの他、Altera（アルテラ）、PMC-Sierra、Samtec、eASICが共同で開発した。アルテラ向けの仮想ラボは、既に登録ユーザーに無償で提供されている。PMC-Sierra、Samtec、eASIC向けの仮想ラボは、2015年初頭に提供を始める予定。

　これらの仮想ラボは、HyperLynx AllianceのWebサイトからアクセスでき、HTML5対応ブラウザであれば利用可能だ。