UVMへのサポート提供により、テストベンチ開発期間を短縮:組み込み開発ニュース
MathWorksは、HDL実装検証ツール「HDL Verifier」による、UVMへのサポート提供開始を発表した。これにより設計検証エンジニアは、MATLAB/Simulinkで開発したモデルから、UVMコンポーネントとテストベンチを自動的に生成できるようになる。
MathWorksは2020年1月14日(現地時間)、同社のHDL実装検証ツール「HDL Verifier」による、Universal Verification Methodology(UVM)へのサポート提供開始を発表した。サポート提供対象は、既に利用可能なRelease 2019bからとなる。
FPGAやASICの設計プロジェクトの多くで、設計検証にUVMが用いられている。この方法では、アルゴリズム開発者やシステム設計者が「MATLAB/Simulink」で新しいアルゴリズムを開発した後、設計検証エンジニアが手作業でコーディングをするため、RTLテストベンチの開発に長い時間が必要だった。
HDL VerifierがUVMに対応することにより、設計検証エンジニアは、MATLAB/Simulinkで開発したシステムレベルのモデルから、シーケンスやスコアボードといったUVMコンポーネントとテストベンチを自動的に生成できるようになる。さらに、生成モデルの再利用により、生産検証環境を素早く作成できる。
- FPGAの特徴とは? 他デバイスと比較してみよう
MONOistの人気解説記事「いまさら聞けないFPGA入門」が公開された2006年9月から10年以上が経過し、FPGAを取り巻く状況も大きく変わっています。そこで、あらためてFPGAの基礎から最近の動向までを含めて解説する「新・いまさら聞けないFPGA入門」を公開します。前編は、FPGAの特徴について、ASICやASSP、GPU、CPUと比較して説明します。
- FPGAの力を引き出す3種の開発ツールとは
あらためてFPGAの基礎から最近の動向までを含めて解説する「新・いまさら聞けないFPGA入門」。後編は、FPGAの最大の特徴を引き出すのに用いる最新のツールと、FPGAの採用が広がっている新たな市場について紹介します。
- いまさら聞けない FPGA入門
あなたは、人に「FPGA」を正しく説明できるだろうか? いまや常識となりつつあるFPGAについて、あらためてその概念から仕組み、最新動向までを解説する。(編集部)
- FPGAでのLチカをVerilog HDLで理解する
今回はFPGAでのLチカを例に、FPGA開発に必要なハードウェア記述言語の解説をしたい。用いる「Verilog HDL」はArduinoやCの経験がある方なら、理解そのものはそう難しくないと思う。今回も連載で使う「MAX 10 FPGA 評価キット」の読者プレゼントをご用意。
- 【問題1】 Verilog HDLをマスターしよう!!
「完全マスター! 電子回路ドリル」の3学期がスタート! “ハードウェア記述言語”をテーマにさまざまな問題を毎週お届けします。
- いまさら聞けない SystemC入門
注目を集め、常識化しつつあるCベース設計。その中で一歩抜きん出た「SystemC」の概要から最新動向までをあらためて解説する
Copyright © ITmedia, Inc. All Rights Reserved.