Western Digital、プロセッサを発表――RISC-Vを活用：組み込み開発ニュース

[松本貴志，MONOist]

　Western Digital（ウエスタンデジタル／WD）は2018年12月4日（現地時間）、オープンソースISA（命令セットアーキテクチャ）である「RISC-V（リスクファイブ）」を採用したプロセッサ「RISC-V SweRV Core」など、RISC-Vに関連する3つのプロジェクトを発表した。

　同社がRISC-Vを活用してプロセッサ開発を進めていることは以前より明かしており、2018年6月に同社エグゼクティブバイスプレジデント兼CTO（最高技術責任者）を務めるMartin Fink（マーティン・フィンク）氏が来日した際にも言及があった^＊）。同社は開発するプロセッサを同社製ストレージ製品のコントローラーや、機械学習などの特定用途向けプロセッサなどに応用し、データの近くで処理を行う“データセントリックコンピューティング”の実現を目指している。

＊）関連記事：データ中心を加速、WDがRISC-Vプロセッサ開発に本腰（EE Times Japan）

オープンソース化される予定の「RISC-V SweRV Core」

RISC-V SweRV Coreのイメージ（クリックで拡大） 出典：Western Digital

　今回発表されたRISC-V SweRV Core（以下、 SweRV Core）は、ISAに32ビットアドレッシングのRISC-Vを採用。9ステージのパイプラインを持つスーパースカラアーキテクチャでインオーダー実行を行うため、プログラム実行時間を短縮しつつコンパクトコア設計、そして高い電力効率を実現した。また、同IP（Intellectual Property）はオープンソース化される予定だ。

　同社内で行った試験に基づく予測性能では、28nmプロセスのCMOSロジック上で最大1.8GHzの動作が可能とする。組み込み向けベンチマークテストの作成を手掛ける業界団体であるEEMBC（Embedded Microprocessor Benchmark Consortium）が開発し、CPUコアのベンチマークとして引用されることが多い「CoreMark」のスコアでは、4.9CoreMarks/MHzの達成を見据える。

　参考のためEEMBCが公式発表するCoreMark結果から上記スコアに近いマイコンを挙げると、ルネサス エレクトロニクス製32ビットマイコン「RX65N」（4.62CoreMarks/MHz）や、STマイクロエレクトロニクス（STMicroelectronics）製32ビットマイコン「STM32F756NGH6」（5.01CoreMarks/MHz）などがあった。

　同社ではSweRV Coreを2019年第1四半期に提供予定で、社内組み込み用途の他に、IoT（モノのインターネット）、セキュアプロセッシング、産業用制御での活用を見込んでいる。

　また、同社は同IPの命令セットシミュレータとして「RISC-V SweRV Instruction Set Simulator（以下、SweRV ISS）」をオープンソースとして合わせて公開した。同社ではSweRV Coreの開発にあたり、SweRV ISSを活用して100億もの命令を実行し徹底的にIPの検証を行っており、「『SweRV Core』および『SweRV ISS』の双方が、業界におけるオープンソース命令セットアーキテクチャへの移行を促進するものと期待している」（WD）とする。

RISC-Vシステムの足回りを支える「OmniXtend」

　さらに、Western DigitalはRISC-Vプロセッサを活用したシステムのキャッシュコヒーレンシを解決するネットワークプロトコル「OmniXtend」をオープンソースで公開した。同プロトコルはコヒーレンシメッセージをイーサネットで交換するため、市販のプログラマブルイーサネットスイッチでスイッチングを行うことを可能とした。これにより、マルチソケットRISC-Vシステムやヘテロジニアスアーキテクチャシステムの構築をサポートする。

　Fink氏は、「データが本来持つ価値の可能性を切り開くには、目的に特化したテクノロジーが不可欠」とした上で、今回発表したSweRV CoreやOmniXtendについて、「データの処理能力を向上させ、今後の大きな可能性を示してくれるもの」とコメントしている。