FinFET革命がコンピュータアーキテクチャを変える：SYSTEM DESIGN JOURNAL（4/4 ページ）

[Ron Wilson，Altera Corporation. MONOist]

　そのようなネットワークは、ネットワーク合成ツール、ライブラリ、検証IP（Intellectual Property）を含むパッケージとしてすぐに使用できます。NoCは、単純にブロック相互間のタイミングを分離することによって、デザインの、ダイ上のばらつきによるもの以外の全てを実現します（図3）。

　しかし、全ての非同期メッセージ伝達によってレイテンシが加わっても、結果的にデザインが性能要件を満たすことができることを確認する必要はもちろんあります。メッセージベースのネットワークは、高速ストリーミングデータフローなど、幾つかの状況を扱うには最善の方法でない場合があります。

図3.ネットワークオンチップによってSoCの主要ブロック間を分離できます

「SoCの機能ブロック分割」という潮流

　プロセスや熱、エージングのばらつきに対処するべくトランジスタを配置する上で、もう1つのポイントが重要になってきています。

　先進的なSoCデザインは、隣接ブロックと同期しない多数の大きく異なった独立ブロックに分解されます。これらのブロックにはそれぞれ、独自のシステム管理ニーズがあります。それぞれが、温度や遅延の測定値に基づく定期調整と電源管理方式を必要とする、多くの独立した電圧ドメインを持つことがあります。

　同様に、各ブロックがローカルリキャリブレーションを必要とする高精度アナログ回路やトランシーバーを持つこともあります。ブロックに大量のメモリがあれば、定期的なスクラビングによってソフト・エラーを抑制する必要がある場合があります。さらに、チップ上の他の部分と共有しない、あるいは、他の部分を頼りにしないセキュリティ（認証および暗号化）ニーズを持つブロックもあり得ます。

　その結果、一部のアーキテクトはローカルなブロックレベルのシステム管理プロセッサを実装しています。これらのMCUは、上記の問題と電源投入およびシャットダウン中の電源レールのシーケンシングなどの特別なニーズを扱うことができます。

　豊かなトランジスタバジェット、ますます問題になるインターコネクト、増え続けるダイ上プロセスのばらつき、という3つの要素の全てが、大きなSoCを自律的な機能ブロックに分割するという方向に働きます。

　これらのブロックは独自のタイミングを持ち、電源投入時または動作中に動作周波数と電圧の選択を独自に決定することが可能です。さらに、これらのブロックは独自の内部システム管理機能と、恐らく電圧安定化機能を備えることがますます増えるでしょう。

　機能ブロックの自律性がこのように高まると、今日のデザインに起きている問題を解決するだけでなく、モノリシック回路とマルチダイ回路の区別が曖昧になり始める将来に向かって、アーキテクトが準備をすることができます。

（本稿はSYSTEM DESIGN JOURNALに掲載された「The FinFET Revolution is Changing Computer Architecture」の翻訳です）