セキュアな組み込みシステムを求めて「信頼」を掘り下げる：SYSTEM DESIGN JOURNAL（4/5 ページ）

[Ron Wilson，Altera Corporation. MONOist]

ハードウェアを安全にする

　信頼できるハードウェアには、全デザインのトレース元となり、信頼できる仕様が最初に存在しなければなりません。「行うこと」と「行わないこと」が区別できるまで、システムがセキュアであると認めることはできません。

　原則として、ハードウェア要件は正式な等価性チェックとアサーションテストを許容する形式にします。しかし実際には、曖昧になりがちな散文体が書かれていることが普通であり、開発者の母語で書かれていないことや、前世代のハードウェアを参照していることもあり、特性を完全には示せていないことがあります。

　そのようなプロジェクトでは、ハードウェア開発者とシステム開発者が、発生した全ての疑問についてやりとりする必要があります。従って、ISO 26262のDIAが重要になります。「ブロック移動はどれほど正確に実行されるか」「どのような条件があればキーストアを読むことができるか」といった疑問を解決しないでSoCをテープアウトしたくはありません。

　デザインは合意した要件に始まり、各レベルで信頼できるツール、等価性チェック、アサーションテスト、レビューを使用して、抽象化レベルを順次通過することが理想的です。このプロセスでは、不注意な誤りだけでなく意図的な妨害工作も検出しなければなりません。妨害工作に現実的な目を向けることが必要なのです。

　BBN Technologies RaytheonのLisa McIlrath（リサ・マックルラス）氏は、DACのパネルディスカッションで「私は、誰かのVerilogにAPT（Advanced Persistent Threat）攻撃を仕掛けることは現実的であると確信しています。なぜなら、私がそれを行ったからです。攻撃点には、CPUコア、特に命令デコードロジックなどがあります。信頼できるVerilogが必要です」とコメントしています。

　ツールもIPが問題であるのと同様に問題です。IPがSEooCの議論の対象であることは明らかですが、デザインツールはどうでしょうか。合成、配置配線の他、タイミングツールでさえデザインが変更される機会です。私たちは、ここでもまた現実的です。Cadenceの社長兼CEOのLip-Bu Tan（リップ・ブー・タン）氏は、DACの基調講演で「セキュリティは、当社顧客がニーズリストで消費電力の次に挙げている項目です。当社は、ツールとIPの保護に積極的に取り組んでいます。顧客がそれを非常に心配していることを理解しているからです」と述べています。

　そのような精査は1つの動作モードだけに制限できません。機器は、デバッグモードやテストモード中でも攻撃にさらされてきました。多くの場合、JTAGポートは、それをアクティブにした人が誰であろうと、膨大な量のデータへのアクセスを可能にします。その他にも、コア供給電流をモニタしてコード実行フローを検出したり、あるDAC論文によればテキストストリングへのエラーインジェクションによって暗号鍵を特定したりするサイドチャネル攻撃があります。供給電圧を下げて悪用可能な例外を強制的に起こしたり、SoCを物理的に分解してリバースエンジニアリングしたりする物理攻撃もあります。

　極端なケースに対しては極端な手段を取ります。デザインを他方がなければ理解できない2つの部分に分割し、別々のファウンドリで製造し、3Dモジュールで初めて結合するようにできます。また、紛らわしいレイアウトとダミー機能または曖昧な機能によってデザインを分かりにくくする手段もあります。そのような手段は信じ難いほど困難で高価に見えるかもしれませんが、外国勢力が自国の防空制御権を奪おうとしているならば、そのような手段は極めて妥当であると思えます。実際、いずれの方法も真剣な研究者が高リスクシステムに使用することを提案してきました。

　これら全てを考慮してからテープアウトすることになります。ところで、デザインファイル、テストファイル、またはウェハにアクセスするファウンドリの全ての従業員を信頼していますか。アセンブリハウスとテストハウスの従業員はどうですか。そのような人は、誰でもハードウェアに脆弱性を仕込んだりデザインをリバースエンジニアリングしたりできます。世界の政治的または経済的状況が大きく変わっても、その人たちを信頼し続けますか。