　Altera（アルテラ）は2026年10月28日（現地時間）、エッジにおけるフィジカルAI（人工知能）からデジタルAIインフラまで対応する新たなFPGA製品「Agilex 2X」を発表した。Agilex 2Xに対応する設計ソフトウェア「Quartus Prime」の最新版は既に提供を開始しており、第1弾となる「Agilex 27」のサンプル提供は2027年後半を予定している。

Alteraの新たなFPGA製品「Agilex 2X」のイメージ［クリックで拡大］出所：Altera

　Agilex 2Xは、同社が培ってきたプログラマブルアーキテクチャを拡張するとともに、AIエージェントを活用した統合設計フローで支援されるプラットフォームだ。高性能デバイスからミッドレンジ、電力効率やコスト効率に最適化したデバイスまで幅広くラインアップし、各種インテリジェントシステムへの適用を目指すという。

4つのファミリーで多様な要件に対応

　Agilex 2Xは、実績のあるFPGAファブリックアーキテクチャを基盤に、アプリケーションレベルでの電力当たり性能の最適化を図る技術革新を取り入れている。強化されたAI Tensor DSPブロックによって信号処理アプリケーションの演算を高速化する他、最新のArmコアによる組み込み処理の高速化、主流および次世代の各種規格に対応する高帯域幅コネクティビティ、エンドツーエンドのセキュリティ機能などを備える。

　Agilex 2Xは、性能と消費電力のバランスに応じて最適化した4つのデバイスファミリーで構成される。演算負荷や帯域幅の要件が高い用途向けのAgilex 27に加え、入出力やトランシーバーを最適化して4K／8K映像処理やドローン、低遅延センサーなどに対応する「Agilex 25」をそろえる。さらに、リアルタイム処理や機能安全を統合してロボティクスや産業オートメーション、車載システムに適した「Agilex 23」、高入出力密度を実現し、ボード／ラック制御やモーター制御、Root of Trust、インタフェースブリッジなどに対応する「Agilex 22」を展開する。顧客は単一のFPGAプラットフォーム内で、用途に応じた柔軟なソリューションを構築できるという。

　Agilex 2Xの全デバイスは、共通のQuartus Primeソフトウェア環境でサポートされる。AIエキスパートコンパニオン「QuartusIQ」によるAIエージェントを活用した設計フローを利用することで、全デバイスファミリーにわたり共通のワークフローや再利用可能なIPを活用可能だ。また、Armベースのハードプロセッサや「Nios V」ソフトプロセッサ、耐量子計算機暗号に対応可能なセキュアブートなど、セキュリティと組み込みソフトウェアの共通基盤も採用している。

第1弾となる「Agilex 27 FPGA」の仕様と提供時期

　Agilex 27 FPGAは、Agilex 2Xポートフォリオの中で最初に提供されるデバイスファミリーだ。デジタルAIインフラやテラビット級ネットワーク、6G、衛星ネットワーク、航空宇宙／防衛用途などを対象とする高性能デバイスに位置付けられる。第3世代HyperFlexファブリックを採用し、前世代の「Agilex 7」と比較して電力当たり性能を1.8倍に向上させた。ルーティングファブリック全体にレジスタを組み込む構造により、ロジックリソースを消費することなくリタイミングやパイプライン化を行える機会を増やすとともに、新しいALM（Adaptive Logic Module）モードによって小型かつ低消費電力のフットプリントで性能を高められる。

　同製品は、チップ全体に分散配置されたHyperFlowデータネットワークを新たに搭載した。これにより、ソフトロジックリソースの消費やルーティングの輻輳（ふくそう）を引き起こすことなく、FPGA全体で数Tbps規模のデータ転送を実現する。コネクティビティ面では、最大256Gbpsの構成可能なトランシーバーや、800Gビットイーサネットおよび1.6Tビットイーサネット向けのハードIP、PCIe 6.0／7.0に対応する。さらに、DDR5やLPDDR5X、LPDDR6メモリインタフェース、MIPI、C-PHY 2.1、D-PHY 3.0をサポートする他、データコンバーターなど将来の各種技術を実装したチップレットと接続可能なUCIeコネクティビティも備える。セキュリティに関しては、Secure Device ManagerによってハードウェアRoot of Trustを確立し、耐量子計算機暗号への対応やデータパス暗号化による主要インタフェースの保護を提供するという。

※本記事は制作段階で生成系AIを利用していますが文責は編集部に帰属します（ITmedia AI倫理ポリシー）。

⇒その他の「組み込み開発ニュース」の記事はこちら

全製品を28nmプロセスに移行し黄金期の絶頂を極めるAltera、その先に待つ運命は
FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第16回は、第15回に引き続き2009～2014年におけるAlteraの製品や動向を取り上げる。全製品を28nmプロセスに移行するなど黄金期の絶頂を極めた同社だが、その運命は急速にあらぬ方向へ転がっていくことになる。
Alteraの黄金期は最高潮へ、「Arria」が加わりFPGA製品の世代交代も順調に進む
FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第15回は、第14回に引き続き2000年代後半のAlteraについて紹介する。新たにミドルレンジ製品の「Arria」が加わり、「Stratix」と「Cyclone」の世代交代も順調に進むなど、Alteraの黄金期は最高潮を迎える。
「Stratix」と「Cyclone」を投入したAlteraはFPGAベンダーとして黄金期へ
FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第14回は、第13回に引き続き2000年代前半のAlteraについて紹介する。同社を代表するFPGA製品「Stratix」と「Cyclone」の投入により、FPGAベンダーとして黄金期を迎えることになる。
AlteraはITバブルを切り抜け全盛期へ、時代を先取りしたArmコア＋FPGAの製品も
FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第12回は、第4回で紹介した1990年代後半以降のAlteraの続き。2000年に向けて主力製品をCPLDからFPGAに移行する中で矢継ぎ早に新製品を投入し、ITバブルも切り抜けて全盛期へと向かう。
FPGA設計の立ち上げ時間を5日から2時間に短縮する新ツールを発表
Alteraは、「Agilex FPGA」製品群の量産出荷開始と新ツール「Visual Designer Studio」を発表した。同ツールはFPGA設計の立ち上げ時間を従来の5日から2時間に短縮し、開発効率を高める。
最大1Tbpsのメモリ帯域幅を備える高集積FPGAを量産開始
Alteraは、高帯域幅メモリを内蔵し、DDR5およびLPDDR5メモリに対応する高集積FPGA「Agilex 7 FPGA M」シリーズの量産を開始した。最大1Tbpsのメモリ帯域幅のインタフェースを搭載する。