AlteraはITバブルを切り抜け全盛期へ、時代を先取りしたArmコア＋FPGAの製品も：プログラマブルロジック本紀（13）（1/3 ページ）

FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第12回は、第4回で紹介した1990年代後半以降のAlteraの続き。2000年に向けて主力製品をCPLDからFPGAに移行する中で矢継ぎ早に新製品を投入し、ITバブルも切り抜けて全盛期へと向かう。

[大原雄介，MONOist]

　前回に引き続き、1990年代後半以降のAlteraについて紹介する。

⇒連載「プログラマブルロジック本紀」バックナンバー

Raphael Architectureに基づくAPEXシリーズを発表

　前回も触れたように、当時のAlteraの主力製品であるCPLD（Complex Programmable Logic Device）のラインアップは、MAX 5000からMAX 7000に移り、その後MAX 3000およびMAX 9000が追加された（逆にMAX 5000は早々にラインアップから消えた）。MAX 3000／7000／9000で、使用可能ゲート数で言えば下は600ゲートから上は1万2000ゲートまで幅広くカバーしたが、この時期のAlteraはむしろこれらのCPLD製品よりもFPGA製品の充実に力を入れていた。

　1998年にはFLEXシリーズの後継向けとなるRaphael Architectureを発表する。FLEXシリーズが最大25万ゲート程度までを想定していたのに対し、Raphael Architectureでは最大200万ゲートまで可能とされており（図1）、1998年の発表では以下のような特徴が報じられた。

• 0.25μm／5層メタルのプロセスで製造を開始。0.18μm／6層メタルを経て0.15μm／7層メタルに移行予定
• 最大100MHzでの駆動
• 4次元の階層配線構造
• PLLを強化

図1　Raphael ArchitectureとFLEXシリーズの比較。Altera JapanのNews & Views 1998年春季号より［クリックで拡大］ 出所：Altera

　このRaphael Architectureに基づく最初の製品がAPEXシリーズであり、最初のAPEX 20Kシリーズは1999年第1四半期に出荷を開始したと報じられている。このAPEX 20K、最終的なラインアップは図2のような感じで、LE（ロジックエレメント）数で言えば1200〜5万1840と43倍以上のスケーラビリティを提供するものになった。

図2　APEX 20Kシリーズのスペック一覧。これは2006年のデータシートなので後から追加された製品も混じっており、最初からここまでそろっていたわけではない［クリックで拡大］ 出所：Altera

　そんなAPEX 20Kシリーズのラフな構成がこちら（図3）。基本はLUTというかLEとDSPのブロック、Product-Termのブロック、それとメモリが1つの塊を形成し、その周囲をFastTrack Interconnectという高速なバスでつなぐ形になっている。また周囲にはIOE（I/O Element）と呼ばれるブロックが配され、ここが入出力を担う格好だ。

図3　この世代にはもうLE（ロジックエレメント）の概念が出現しているが、CPLDと区別するためかLUTベースであることを強調するためにLUTの表記で示されている［クリックで拡大］ 出所：Altera

　もう少しブレークダウンすると、基本になるのはLEであり、4入力LUTを核に構成される（図4）。

図4　FLEX 8000シリーズのLEと構造そのものはよく似ている（若干相違点もあるが）［クリックで拡大］ 出所：Altera

　このLEを複数個まとめたのがLAB（Logic Array Block）というのもFLEX 8000シリーズと同じだ（図5）。

図5　インターコネクトの配置が異なること、LEの数が10個（FLEX 8000シリーズは8個）であることが変更点となる［クリックで拡大］ 出所：Altera

　ただAPEX 20KではこのLABと間に挟まるLocal InterconnectをつなげてMegaLABという構造を取れるようになっている点が異なる（図6）。

図6　ESB（Embedded System Block）はMegaLAB当たり1つという構成に切り替わった［クリックで拡大］ 出所：Altera

　またこのAPEX 20Kに併せて発表されたのが、第4世代の開発ツールであるQuartusである。現在提供されているQuartusとは大分中身が違うというか、この後大分中身が変わっていったのだが、Quartusの名前はこの時に登場したわけだ。