　日系の半導体企業（製造装置や素材を除く）では、現在半導体の設計開発業務に従事しているエンジニア8万5000人に対し、2万9500人が不足しているという。このうち8500人がアーキテクチャ設計や新しいIPの導入、設計プラットフォームの構築などを行う高度人材だ。また、ハードウェアやソフトウェアのコーディング、フィジカルデザイン、ハードウェアとソフトウェアの検証を行うエンジニアも2万1000人不足している。

クエストグローバル・ジャパンの浜崎博幸氏［クリックで拡大］

　人材不足が深刻な中、半導体回路の開発では「作るものも作り方も難しくなっている。さらに作るものが巨大になっている」（クエストグローバル・ジャパン半導体部門ゼネラルマネージャーの浜崎博幸氏）という。

　こうした課題に対しては、高度な知識を持ったエキスパートの他、IP（知的財産）やEDA（回路設計自動化）ツールのグローバルベンダーとのコミュニケーションができるエンジニアが必要だが、人材は質量ともに足りない。

　浜崎氏は「日本のエンジニアのミッションは変化している。海外のオフショア開発チームを含めてリソースをうまく活用することが求められている」と説明。海外のオフショア開発と日本国内の顧客の開発拠点で両者の仲立ちにもなれるような人材を育て、半導体エンジニアの人材不足に対応していく考えだ。クエストグローバル・ジャパンとしては2030年までに日本のエンジニアを現状の450人から2000人まで増やす計画で、クエストグローバル全体としても4年で6000人のエンジニアを育成する。

半導体開発の3つの課題

　浜崎氏は、半導体回路の開発に関する3つの課題を挙げた。1つ目がより複雑な機能のインテグレーションを求められている点だ。CPUやGPUのマルチコア／マルチクラスタ化によって、コア間が協調するための通信や電力対策などが複雑になっている。物理的な実装難易度も高まっており、エンジニアには英語で発信される最新情報の収集や実装経験を持つことが求められている。

　また、AI（人工知能）プロセッサやAIアクセラレータなどNPU（ニューラルプロセッシングユニット）の搭載もニーズが高まっている。ハードウェアだけでなく、高度なソフトウェアスタックも並行して開発し、評価しなければならない。エミュレータを活用してソフトウェアとハードウェアの性能を最大限に引き出すことも必要だという。さらに、コア間／クラスタ間／チップ間のコヒーレントなシステム設計に加えて、遅延時間やバンド幅の要求への対応も求められている。高速で複雑なプロトコルのインタフェースの設計が重要だ。

　これらの分野で高度な知識と経験を持つエキスパートのエンジニアが求められているが、確保するのは難しい。AIに関して、ソフトウェアとハードウェア、開発環境の知識を全て持つエンジニアはなかなかいないため、異なる領域のエンジニアとコミュニケーションをとりながら理解を深めてマネジメントできる人材も求められている。

　2つ目の課題は、EDAツールやIPのベンダーとのコミュニケーションだ。EDAは最新のプロセスやファウンドリに合わせた使い方が必要で、AI機能の導入など常にアップデートされている。設計ルールもプロセスによって異なるなど、さらに複雑化している。こうした状況に対応するとともに、性能を発揮できる半導体を設計するには、ツールを使いこなすためにEDAツールベンダーとの密でグローバルなコミュニケーションが不可欠だ。

　また、最新のインタフェースやプロセッサのインテグレーションには複雑なコンフィギュレーションが求められるため、IPベンダーのエンジニアとの対話が必要だ。時間をかけずにIPの性能を引き出して使いこなすためにもIPベンダーとのコミュニケーションは欠かせない。知識だけでなく、英語力や交渉力も要求される。

　3つ目の課題は、半導体の性能向上に伴うチップサイズの増大だ。チップサイズが大きくなるにつれて物理行程に制約が生まれ、階層が分割される（チップレット化）。合成やDFT（テスト容易化設計）、レイアウトの各工程をそれぞれの階層に実施し、性能や電力、エリアの最適化を行うため、1つの半導体設計を階層の分だけ繰り返すことになる。エンジニアの人数が必要だが、人材の数は日本国内に十分ではなく、今後も増えることは期待できない。

エンジニア不足にどう対応するか

　　　　　　 1|2 次のページへ