- List 2:
- //=======================================================
- // This code is generated by Terasic System Builder
- //=======================================================
- module NEEK_LED3(
- //////////// CLOCK //////////
- input ADC_CLK_10,
- input MAX10_CLK1_50,
- input MAX10_CLK2_50,
- input MAX10_CLK3_50,
- //////////// KEY //////////
- input FPGA_RESET_n,
- input [4:0] KEY,
- //////////// LEDR //////////
- output [9:0] LEDR,
- //////////// HEX //////////
- output [6:0] HEX0,
- output [6:0] HEX1,
- //////////// PS2 //////////
- inout PS2_CLK,
- inout PS2_CLK2,
- inout PS2_DAT,
- inout PS2_DAT2
- );
- //=======================================================
- // REG/WIRE declarations
- //=======================================================
- //=======================================================
- // Structural coding
- //=======================================================
- NEEK_LED3_QSYS u0 (
- .clk_clk (MAX10_CLK1_50),
- .hex0_pio_export (HEX0),
- .hex1_pio_export (HEX1),
- .key_pio_export (KEY),
- .ledr_pio_export (LEDR),
- .reset_reset_n (1'b1)
- );
- endmodule
提供:日本アルテラ株式会社
アイティメディア営業企画/制作:MONOist 編集部/掲載内容有効期限:2016年10月10日
Copyright © ITmedia, Inc. All Rights Reserved.