「MAX 10 NEEK」へソフトコアCPUを組み込む（ソースコード）（1/3 ページ）

連載「MAX 10 FPGAで学ぶFPGA開発入門」の第9回、「MAX 10 NEEKへソフトコアCPUを組み込む」のソースコードです。

[PR／MONOist]

印刷する

通知する 連載「％」の新着をメールで通知

鬯ｮ�ｫ驕ｨ繧托ｽｽ�ｹ隴趣ｽ｢�ｽ�ｽ�ｽ�ｽPost

Shareシェア

-はてなブックマーク

PR

・「MAX 10 NEEK」へソフトコアCPUを組み込む

List 1

List 1:
//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================
 
module NEEK_NIOS2(
 
	//////////// CLOCK //////////
	input 		          		ADC_CLK_10,
	input 		          		MAX10_CLK1_50,
	input 		          		MAX10_CLK2_50,
	input 		          		MAX10_CLK3_50,
 
	//////////// LEDR //////////
	output		     [9:0]		LEDR,
 
	//////////// HEX //////////
	output		     [6:0]		HEX0,
	output		     [6:0]		HEX1,
 
	//////////// PS2 //////////
	inout 		          		PS2_CLK,
	inout 		          		PS2_CLK2,
	inout 		          		PS2_DAT,
	inout 		          		PS2_DAT2
);
 
	NEEK_NIOS2_QSYS u0(
		.clk_clk        (MAX10_CLK1_50),	// clk.clk
		.led_pio_export (LEDR),			// pio_0_external_connection.export
		.reset_reset_n  (1'b1)			// reset.reset_n
	);
 
 
//=======================================================
//  REG/WIRE declarations
//=======================================================
 
 
 
//=======================================================
//  Structural coding
//=======================================================
 
 
endmodule

List 1

印刷

通知 連載「％」の新着をメールで通知

鬯ｮ�ｫ驕ｨ繧托ｽｽ�ｹ隴趣ｽ｢�ｽ�ｽ�ｽ�ｽPost

Shareシェア

-はてなブックマーク