連載「MAX 10 FPGAで学ぶFPGA開発入門」の第9回、「MAX 10 NEEKへソフトコアCPUを組み込む」のソースコードです。
- List 1:
- //=======================================================
- // This code is generated by Terasic System Builder
- //=======================================================
- module NEEK_NIOS2(
- //////////// CLOCK //////////
- input ADC_CLK_10,
- input MAX10_CLK1_50,
- input MAX10_CLK2_50,
- input MAX10_CLK3_50,
- //////////// LEDR //////////
- output [9:0] LEDR,
- //////////// HEX //////////
- output [6:0] HEX0,
- output [6:0] HEX1,
- //////////// PS2 //////////
- inout PS2_CLK,
- inout PS2_CLK2,
- inout PS2_DAT,
- inout PS2_DAT2
- );
- NEEK_NIOS2_QSYS u0(
- .clk_clk (MAX10_CLK1_50), // clk.clk
- .led_pio_export (LEDR), // pio_0_external_connection.export
- .reset_reset_n (1'b1) // reset.reset_n
- );
- //=======================================================
- // REG/WIRE declarations
- //=======================================================
- //=======================================================
- // Structural coding
- //=======================================================
- endmodule
提供:日本アルテラ株式会社
アイティメディア営業企画/制作:MONOist 編集部/掲載内容有効期限:2016年10月10日
Copyright © ITmedia, Inc. All Rights Reserved.