TSMCが産総研内に評価用ライン構築、経産省の次世代半導体技術支援で：FAニュース

[MONOist]

　経済産業省は2021年5月31日、「ポスト5G情報通信システム基盤強化研究開発事業」の「先端半導体製造技術の開発（助成）」における実施者として、「高性能コンピューティング向け実装技術」に関するTSMCなど、5件の採択を決定した。

TSMCが産総研のクリーンルーム内にプロセスラインを構築

　「ポスト5G情報通信システム基盤強化研究開発事業」は、5G技術をベースとし、さらに超低遅延や多数同時接続などの機能が強化された「ポスト5G」が今後、工場や自動車など多様な産業用途で活用が見込まれていることから、これらの中核となる技術を開発することで、製造基盤強化を目指すものである。ポスト5G情報通信システムや関連する半導体技術の開発を進めるとともに、ポスト5Gで必要な半導体を将来的に国内で製造できる技術を確保するために、先端半導体の製造技術開発に取り組む。

TSMCジャパン3DIC研究開発センターがプロセスラインを構築する産業技術総合研究所のクリーンルーム　出典：経済産業省

　今回採択が発表されたのはこの「先端半導体製造技術の開発」に関するものだ。「高性能コンピューティング向け実装技術」としては、TSMCジャパン3DIC研究開発センターが受託した。

　共同実施企業として材料メーカーでは、旭化成、イビデン、JSR、昭和電工マテリアルズ、信越化学工業、新光電気工業、住友化学、積水化学工業、東京応化工業、長瀬産業、日東電工、日本電気硝子、富士フイルム、三井化学が参加している。また、装置メーカーとしては、キーエンス、芝浦メカトロニクス、島津製作所、昭和電工、ディスコ、東レエンジニアリング、日東電工、日立ハイテクが参加する。大学・研究機関からは産業技術総合研究所、先端システム技術研究組合（RaaS）、東京大学が参画する。

　高性能コンピューティングの実現に向けて、半導体デバイスのさらなる集積化と高性能化を可能とする3Dパッケージ技術の確立に取り組む。基板上実装技術を中心に、新しい加工技術、基板材料、接合プロセス、新規の接合技術、計測技術などを組み合わせ、開発を進める。TSMCジャパン3DIC研究開発センターが、産業技術総合研究所のクリーンルーム内にプロセスラインを構築し評価・検証を進めていく。

3DIC構造イメージ（クリックで拡大）出典：経済産業省

3D積層技術の開発や、新たなパッケージ評価技術の開発を推進

　「エッジコンピューティング向け実装技術」としては、先端システム技術研究組合（RaaS）とソニーセミコンダクタソリューションズが受託した。

　先端システム技術研究組合の事業テーマは、ダイレクト接合3D積層技術開発で、Cu-Cuの低温ハイブリッド接合によるWoW（Wafer on Wafer）接合技術と、CoW（Chip on Wafer）接合技術の構築とその実装化に取り組む。産業技術総合研究所、SCREENホールディングス、ダイキン工業、富士フイルム、パナソニックスマートファクトリソリューションズ、東京大学が共同実施者として参加する。

　ソニーセミコンダクタソリューションズの事業テーマは、ポスト5Gエッジコンピューティング向け半導体の3D積層要素技術研究開発だ。ソニーが得意とするイメージセンサーの積層技術において、積層モジュールの基本特性および信頼性取得が可能となるピッチサイズ目標を年度ごとに設定し、ロバストな半導体製造プロセスの要素技術を確立する。

　「実装共通基盤技術」としては、昭和電工マテリアルズと住友ベークライトが受託している。

　昭和電工マテリアルズの事業テーマは、最先端パッケージ評価プラットフォーム創成だ。基板、装置、材料メーカーによるコンソーシアムで、評価プラットフォームを設置し次世代半導体パッケージの評価技術、基板、装置、材料の開発を行う。味の素ファインテクノ、上村工業、荏原製作所、新川、新光電気工業、大日本印刷、ディスコ、東京応化工業、TOWA、ナミックス、パナソニックスマートファクトリーソリューションズ、ヤマハロボティクスホールディングスが共同実施企業として参加する。

　住友ベークライトの事業テーマは、次世代情報通信向け先端パッケージの材料開発としている。3次元実装密度向上において重要となるウエハーレベルパッケージ向け封止材、アンテナ向け封止材、再配線用感光材のファインピッチ対応技術を開発する。

≫「FAニュース」のバックナンバー