ASICを10倍速で開発し10倍省エネに、東大とパナ、日立など5者が研究組合を設立：組み込み開発ニュース

東京大学、凸版印刷、パナソニック、日立製作所、デンソーとトヨタが出資するミライズテクノロジーズは「先端システム技術研究組合（RaaS）」を設立した。データ駆動型社会を支えるシステムに必要な専用チップ（ASIC）の開発効率を10倍高めるとともに、エネルギー効率を10倍向上することを研究開発目標としている。

[朴尚洙，MONOist]

　東京大学、凸版印刷、パナソニック、日立製作所、デンソーとトヨタが出資するミライズテクノロジーズは2020年8月17日、「先端システム技術研究組合（Research Association for Advanced Systems：RaaS、ラースと呼称）」を設立したと発表した。データ駆動型社会を支えるシステムに必要な専用チップ（ASIC）の開発効率を10倍高めるとともに、3次元集積技術と7nmプロセスの組み合わせでエネルギー効率を10倍向上することを研究開発目標としている。

先端システム技術研究組合のWebサイト（クリックでWebサイトへ）

　RaaSの理事長は、東京大学大学院工学系研究科の教授で附属システムデザイン研究センター長を務める黒田忠広氏が就任する。東京大学、凸版印刷、パナソニック、日立製作所、ミライズテクノロジーズの5者で活動を開始するが、ソシオネクストなどのファブレスSoC（System on Chip）事業会社やEDA（電子設計自動化）ツールベンダーがこの活動を支援する。

　 RaaSの研究開発目標は大まかに分けて2つある。1つは、専用チップの開発効率を10倍に高めることで、素早く設計するための「アジャイル設計手法」を研究開発するとともに「RISC-V」などのオープンアーキテクチャの展開によって実現する。もう1つは、専用チップのエネルギー効率を10倍に高めることで、回路を立体的に配置する3次元集積技術を研究開発し、TSMCなどの世界のメガファウンドリを活用して7nm CMOSプロセスで製造したチップを同一パッケージ内に積層実装して実現する。

　例えば、タイミング設計の難しいDRAMに替えて積層SRAMを用い、コンピュータによる自動設計組み合わせて設計効率を改善する。また、積層SRAMと専用チップを同一パッケージ内に積層実装することでエネルギー効率の改善につなげるという。

　RaaSの組合員は、開発効率10倍、エネルギー効率10倍を実現可能なデザインプラットフォームを活用して、自らが実現したいシステムを開発して事業化することになる。

　製造業をはじめ国内企業に求められているデジタルトランスフォーメーション（DX）では、フィジカル空間（現実空間）とサイバー空間（仮想空間）をシームレスにつなぐデータ活用が鍵を握るといわれている。RaaSが設立の背景に挙げる“データ駆動型社会を支えるシステム”では、IoT（モノのインターネット）デバイスでセンシングしたデータを5Gで収集し、AI（人工知能）で高度な分析を加えてサービスとして提供するのに利用されることが想定されている。

　これらの“データ駆動型社会を支えるシステム”に用いられるさまざまなICの中で、最も高い性能を期待できるのが、その用途に特化して開発されたASICだ。しかし、半導体製造プロセスの微細化が進むに従い、ASICの開発には多大な費用と年月を要することが課題になっていた。RaaSは、コストパフォーマンスだけでなく、早期に市場投入が可能になるタイムパフォーマンスも重視したASICのデザインプラットフォームを構築することで、これらの課題を解決したい考えだ。