全結合型イジングマシンにおいて容量と精度のスケーラブル化に成功：量子コンピュータ

東京理科大学は、全結合型イジングマシンLSIシステムにおいて、容量と精度の両方を柔軟に拡張可能な「デュアルスケーラブル化」に成功した。物流や通信、金融分野などの組み合せ最適化問題への適用が期待できる。

[MONOist]

　東京理科大学は2025年4月28日、全結合型イジングマシンLSIシステムにおいて、容量と精度の両方を柔軟に拡張可能な「デュアルスケーラブル化」に成功したと発表した。

　開発したシステムは、同一のLSIチップ複数個を1つのFPGAで制御する構成を採用。複数個のLSIチップの統合により、容量（スピン数）と精度（相互作用ビット幅）を最適化できる。4ビット512スピンのLSIチップを基本ユニットとし、36個のLSIチップと1つのFPGAを用いて、DSAPS#1（10ビット2048スピン）およびDSAPS#2（37ビット1024スピン）の2種類のボードを開発した。

デュアルスケーラブル全結合型イジングマシンLSIシステム［クリックで拡大］ 出所：東京理科大学

　各ボードの検証実験では、MAX-CUT問題で99％以上の精度を達成し、ナップサック問題ではDSAPS#2でのみ正しい解を得られた。これらの結果は、解くべき問題の特性に応じて、適切なビット幅の選択が重要であることを示す。特にエッジ環境では電力や設置形態に制限があるため、容量と精度の設定を容易に切り替えられる仕組みを必要とする。

　全結合型イニングマシンは、交通経路や物流コストの最適化、通信や電力網の最適化、金融ポートフォリオの決定など、さまざまな分野の組み合せ最適化問題への適用が期待できる。東京理科大学の工学部電気工学科では、2025年度から3年生の学生実験のテーマの1つとして、全結合型イジングマシンのFPGA実装および評価を導入した。

⇒その他の「量子コンピュータ」の記事はこちら