2nm半導体プロセスの開発は順調、ナノシートトランジスタの完成度は80％以上：材料技術（2/2 ページ）

TSMCは、横浜市の会場で会見を開き、量産に向け開発を進める2nm世代半導体プロセス「N2」の開発が順調だと明かした他、N2で構築されるナノシートトランジスタの技術完成度は目標の80％以上を達成していると発表した。

[遠藤和宏，MONOist]

CFETが今後の重要なプロセスアーキテクチャ

　半導体を利用するトランジスタで採用されるアーキテクチャ（構造）の主流は近年、シリコンの基板上に選択拡散法によって不純物を添加する「プレーナー型」から立体構造の「FinFET」へと性能の向上を目的に変化している。しかし、現在は、さらなる性能の向上を目指し、FinFETのフィン（シリコン表面のソース/ドレイン領域）を真横に倒したようなチャネル構造「ナノシート構造」に主流は変わろうとしているという。

　「ナノシート構造以外にも、TSMCでは、Pチャネル型MOSFETとNチャネル型MOSFETを垂直に積層したコンプリメンタリFET（CFET）を今後の重要なプロセスアーキテクチャだとみている。CFETは、配線とプロセスの複雑さを解決できれば、配線密度を1.5〜2倍に高められる見込みだ。また、強い層内共有結合と弱い層間ファンデルワールス力によって結合した層状化合物である2次元材料やカーボンナノチューブを活用し、加工の微細化や省電力を実現していく」（ジャン氏）

トランジスタアーキテクチャ（構造）の進化のロードマップ［クリックで拡大］ 出所：TSMC

2024年の完成に向けて熊本県で半導体工場の建設プロジェクトを推進

TSMC ジャパン 代表取締役社長 小野寺誠氏［クリックで拡大］ 出所：TSMC

　日本国内での展開について、TSMCでは、先端半導体の研究を行う施設として、2020年に「TSMC Japan Design Center Yokohama（横浜市西区）」を、2022年に「TSMC Japan Design Center Osaka（大阪市中央区）」を設立した。2021年には、次世代半導体パッケージング技術の研究／開発を行う施設として「TSMCジャパン3DIC R＆Dセンター」を開設している。

　TSMC ジャパン 代表取締役社長 小野寺誠氏は「TSMCジャパン3DIC R＆Dセンターは、台湾以外の研究開発拠点でクリーンルームを備えている唯一の拠点だ。研究／開発向けの装置も豊富に用意してあり、さまざまなパッケージング技術の開発を行っている」と説明した。

　現在は、TSMC、ソニーセミコンダクタソリューションズ、デンソーが出資する「Japan Advanced Semiconductor Manufacturing（JASM）」が、2024年の完成に向けて、熊本県で半導体工場の建設プロジェクトを推進している。

JASMが2024年の完成に向けて、熊本県で半導体工場の建設プロジェクトを推進［クリックで拡大］ 出所：TSMC

　日本での売上高に関して、国内でオフィスを設立した1997年は1億5000万ドルだったが、2010年には6億ドルを記録し、2022年には38憶ドルに達しており、堅調に売上を伸ばしている。日本へのウエハーの出荷枚数は、1997〜2022年の累計で921万2000枚を達成している他、2022年だけで130万枚を記録するなど増やし続けているという。

　加えて、2022年に顧客から受注したカスタムチップのうち2464件の製品でテープアウト（IC化）を迎え、カスタムチップの試作サービスでも既に1851件がテープアウトしている。これら製品の試作サービスでテープアウトしたもののうち1251件は大学向けだった。なお、これまでに国内にある45の大学でカスタムチップなどが採用された実績があるという。加えて、グローバルでは、大学の学生や教職員など学術関係者に向け、FinFETなどの技術育成プログラム「University FinFET Program」を展開している。

TSMCのカスタムチップ製品を採用した国内の大学［クリックで拡大］ 出所：TSMC

⇒その他の「材料技術」の記事はこちら