DSPとコントローラーの機能を備えた新しい汎用アーキテクチャ:組み込み開発ニュース
CEVAは、DSPとコントローラーの2つの機能を備えた新しい汎用アーキテクチャ「CEVA-BX」を発表した。低消費電力で、DSPカーネルに求められる要件に対応可能なことから、自動車や産業機器分野におけるIoTデバイスへの利用が見込まれる。
CEVAは2019年1月4日、デジタルシグナルプロセッサ(DSP)とコントローラーの2つの機能を備えた新しい汎用アーキテクチャ「CEVA-BX」を発表した。一部ユーザーには出荷を開始しており、一般向けのライセンスは同年第1四半期までに提供開始する予定だ。
CEVA-BXは、11段のパイプラインと5ウェイのVLIWマイクロアーキテクチャを使用し、デュアルスカラコンピュートエンジンによる並列処理が可能だ。プロセスノードはTSMCの7nmを採用し、ロードやストア、プログラム制御を動作速度2GHzで実行する。
また、標準的なC言語の全タイプに対応し、大規模直交汎用レジスタセット、分岐ターゲットバッファー(BTB)、ハードウェアループバッファー、メモリサブシステムなどを搭載。制御性能に優れ、CoreMark/MHzスコアは4.5となる。
CEVA-BXの命令セットアーキテクチャ(ISA)は、ニューラルネットワークインタフェースやノイズリダクション、エコーキャンセレーション、浮動少数点演算などに広く用いられるSIMD(Single Instruction Multiple Data)に対応する。「CEVA-Xtend」を利用すれば、ユーザー独自のISAを追加することも可能だ。
ラインアップは、「CEVA-BX1」「CEVA-BX2」の2種類。CEVA-BX1は、32×32ビットMACを1つと16×16ビットMACを4つ搭載し、セルラーIoT(モノのインターネット)、プロトコルスタック、常時稼働するセンサーフュージョンなどローレンジからミドルレンジの処理に最大8GMAC/秒で対応する。
CEVA-BX2は、4つの32×32ビットMACと8つの16×16ビットMACに、16×8ビットと8×8ビットのMAC運用をサポートする拡張機能を備える。5GのPHY制御、複数マイクのビームフォーミング、音声認識用ニューラルネットワークなどに対応する。性能は最大16GMAC/秒だ。
どちらも低消費電力で、大規模な制御コードベースの高度なプログラミングやコンパクトなコードサイズなど、DSPカーネルに求められる要件に対応する。そのため、自動車や産業機器分野におけるIoTデバイスへの利用が見込まれる。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- 提携によりエッジデバイスのAIパフォーマンスが20倍以上に
米CEVAとイスラエルのBroadmann17は、パートナーシップを締結した。CEVA-XMプラットフォームとBrodmann17のディープラーニング技術を組み合わせることで、エッジデバイスにおけるディープラーニングパフォーマンスと電力効率が向上する。 - イメージングおよびビジョン・プラットフォームのライセンス供与
米CEVAは、米ON Semiconductorの自動車先進運転支援システム製品ライン向けに、イメージングおよびビジョン・プラットフォームのライセンスを供与した。ON Semiconductorは、視覚処理IPを活用して先進運転支援システム製品を強化する。 - Googleの機械学習を組み込み機器に展開、CEVAの第2世代ニューラルネットワーク
CEVAがマシンラーニング向けフレームワーク「CDNN」の第2世代製品「CDNN2」を発表した。ADASや監視カメラ、ドローン、ロボットなどでGoogleの「TensorFlow」を利用できる。 - Western Digital、プロセッサを発表――RISC-Vを活用
Western Digital(ウエスタンデジタル/WD)は2018年12月4日(現地時間)、オープンソースISA(命令セットアーキテクチャ)である「RISC-V(リスクファイブ)」を採用したプロセッサ「RISC-V SweRV Core」など、RISC-Vに関連する3つのプロジェクトを発表した。 - AIベース車載SoCの開発を促進する、ASIL D対応ビジョンプロセッサを発表
シノプシスは、ASIL B〜D対応のビジョンプロセッサ「DesignWare EV6x Embedded Vision Processors with Safety Enhancement Package」、ソフトウェア開発キット「DesignWare ARC MetaWare EV Development Toolkit for Safety」を発表した。 - CPUコアはARMだけじゃない、デンソーとイマジネーションテクノロジーズが共同研究
デンソーは、CPUコアで複数の処理を並行して進めるハードウェア マルチスレッド機能について、Imagination Technologiesと共同研究を開始する。車載SoCはARMアーキテクチャの採用が主流となっている中、デンソーはイマジネーションテクノロジーズと組む。2020年代後半をめどに車載用で製品化する。