AIを活用した電子設計プラットフォームの構築に向けてヴァレオと図研が提携：組み込み開発ニュース

Valeo（ヴァレオ）と図研は、AIを活用した先進的でオープンな電子設計プラットフォームの構築に向けた戦略的提携を発表した。共同プログラムを通じて、設計フロー全体にAIを適用し、設計期間の短縮と堅牢性確保を目指す。

[MONOist]

　Valeo（ヴァレオ）と図研は2026年5月28日、AI（人工知能）を活用した先進的でオープンな電子設計プラットフォームの構築に向けた戦略的提携を発表した。共同プログラム「Zuken Valeo InnoLab」を通じて、設計フロー全体にAIを適用し、設計期間の大幅な短縮と電子設計の堅牢性確保を目指す。

図研 執行役員技術本部長の高木良亮氏（左）とValeo 研究開発担当副社長のクリストフ・ル・リニェ氏（右） 出所：図研

　同提携では、図研が持つEDA（電子設計自動化）ソフトウェアの技術と、ValeoのAIエージェントおよび産業分野の専門知識を融合させる。具体的には、設計者がツールとリアルタイムで協働できるエコシステムを構築し、自動車開発の複雑化を改善する方法を模索する。

　機能的ジェネレーティブデザインの領域では、図研の構想設計ツール「System Planner」にValeoの生成AIを投入し、独自の基準に基づいた最適な多基準アーキテクチャを瞬時に生成、評価する仕組みを整える。

　詳細設計においては、仮想コパイロットとして機能するAIエージェントを統合し、エンジニアがリアルタイムでハードウェアルールの検証や制約条件を実装できるよう支援する。図研側でも標準化データベースを活用した、回路図入力作業をスピードアップするネイティブAI機能を開発中だ。

　自動配置、配線については、図研が提供する電子機器および基板設計向けPCB設計CAD「Design Force」のAI配置配線（AI-PR）アルゴリズムを活用する。Valeoは図研のソフトウェア開発キットを使用し、自動車業界特有の厳しい制約条件に基づいてAIをトレーニングしているため、エンジニアは初回からでも正確に設計できる。

　さらに、図研のオープンプラットフォームは、Automotive SPICE 4.0（ASPICE 4.0）のハードウェアエンジニアリングプロセスグループ（HWE）規格に準拠する。Valeoのエコシステムと統合することで、完全なトレーサビリティーのためのシームレスなデータ連携を保証する。

Valeoと図研の代表者［クリックで拡大］ 出所：図研

　自動車業界では、車両の電子化と複雑化が加速しており、設計の効率化と品質維持の両立が急務となっている。両社はこのパートナーシップを通じて、高性能なソフトウェアエンジンと産業分野の専門知識を融合させ、エンジニアリングにおけるAIの有用性を実証していく。

⇒その他の「組み込み開発ニュース」の記事はこちら