インテルが半導体プロセスノードを再定義、2024年にはオングストローム世代へ：モノづくり最前線レポート（5/5 ページ）

インテル日本法人が、米国本社が2021年7月26日（現地時間）にオンライン配信したWebキャスト「Intel Accelerated」で発表した先端半導体製造プロセスやパッケージング技術について説明した。

[朴尚洙，MONOist]

パッケージング技術の「EMIB」と「Foveros」も進化

　半導体の性能向上では、微細化と関わる前工程に注目が集まりがちだが、加工精度が原子レベルまで行きついたオングストローム世代では、後工程に当たるパッケージング技術の進化がより重要になってくる。今回のIntel Acceleratedでは、2.5次元パッケージング技術の「EMIB（embedded multi-die interconnect bridge）」と、3次元パッケージング技術の「Foveros」「Foveros Omni」「Foveros Direct」も紹介された。

　土岐氏は「これまでの半導体の真価は、集積度を高めて一つのモノリシックな半導体ダイにどんどん機能を詰め込んでいくというのが基本的な方向性だった。しかし、機能をさらに詰め込んでいくとそれに比例してダイ面積も大きくなり、併せて歩留まりも悪くなってしまう。こういったより多くの機能を搭載するニーズに応えるためマルチチップパッケージが活用されてきたが、モノリシックな半導体ダイの内部配線と比べて性能面で劣ることが課題になっていた」と語る。

　EMIBは、パッケージの中に半導体ダイベースのブリッジを組み込むことで、マルチチップパッケージの課題を解決する技術だ。従来の一般的なパッケージと比べて、バンド幅が2倍、電力効率で4倍の性能を発揮するという。今後は、EMIBのバンプ（端子）間距離（ピッチ）を55μmから45μm、40μmと狭ピッチ化していく方針。

「EMIB」の従来の一般的なパッケージと比べた性能（左）。バンプの狭ピッチ化も進めていく（右）（クリックで拡大） 出典：インテル

　EMIBは2.5次元パッケージング技術とある通り、複数の半導体ダイを並べてつなげていくためのものだ。これに対してFoverosは、クライアントPC向けなどの消費電力でも実用的に利用できる3次元パッケージング技術となっている。Intel 4がComputeタイルに適用されるMeteor Lakeでは、これらEMIBとFoverosをフル活用することになる。バンプピッチはさらに狭ピッチ化して36μmとなり、消費電力は5〜125Wの範囲で対応できるという。

「Meteor Lake」では「EMIB」と「Foveros」をフル活用する（クリックで拡大） 出典：インテル

　Foverosについては、さらに次世代となるFoveros Omni、次々世代となるFoveros Directも開発が進められている。Foveros Omniは、パッケージ内の上方に置かれるトップダイから基板に直接つながるTSV（貫通シリコンビア）を用いる構造になる。そして、Foveros Directでは、これまでパッケージ内部のダイとダイの接続に用いていたはんだボールに替えて、ダイ表面に作り込まれた銅電極同士で接続を行う。

「Foveros Omni」（左）と「Foveros Direct」（右）の概要（クリックで拡大） 出典：インテル

　なお、現在開発が進められているGPUの「Ponte Vecchio」はEMIBとFoveros Omniを採用する最初の製品になる。

「Ponte Vecchio」は「EMIB」と「Foveros Omni」を採用する（クリックで拡大） 出典：インテル

インテルのファウンドリーサービスをAWSとクアルコムが採用

　2025年以降の技術開発では、全周ゲート型トランジスタや裏面からの電源供給のさらなる進化を続けるとともに、パッケージング技術におけるシリコンフォトニクスの融合などが検討されている。

2025年以降の技術開発の方向性（クリックで拡大） 出典：インテル

　また、インテルのファウンドリーサービスであるIFSの顧客名も明らかになった。まず、IFSのパッケージングサービスではAWSがデータセンター向け半導体製品での採用を決めており、スマートフォン向けプロセッサで高シェアを占めるクアルコムがIntel 20Aの採用を表明している。

インテルのファウンドリーサービスをAWS（左）とクアルコム（右）が採用する（クリックで拡大） 出典：インテル

⇒その他の「モノづくり最前線レポート」の記事はこちら