日立がCMOSアニーリングマシンを披露「最大の課題はイジングモデルへの変換」：人工知能ニュース

日立製作所は、プライベートイベント「Hitachi Social Innovation Forum 2018 TOKYO」において、組み合わせ最適化問題に向くコンピュータ技術「CMOSアニーリングマシン」を披露した。

[朴尚洙，MONOist]

　日立製作所は、プライベートイベント「Hitachi Social Innovation Forum 2018 TOKYO」（2018年10月18〜19日）において、組み合わせ最適化問題に向くコンピュータ技術「CMOSアニーリングマシン」を披露した。

　組み合わせ最適化問題とは、複数パラメータの組み合わせの中から、目標値が最も高くなる組み合わせを可能な限り短時間で選び出すことを目的とする問題のことだ。「巡回セールスマン問題」などが代表的だが、さまざまな要素が絡み合う実社会の複雑な問題を解決することも組み合わせ最適化問題となる。しかし、実用的な時間内で答えを出すには、膨大な計算量が必要になる。

　この組み合わせ最適化問題を短時間で解くのに、最適なコンピューティング技術として注目されているのが量子アニーリングマシンだ。カナダのD-Wave Systemsなどが実用化しているが、極めて高価なことが課題になっている。

　一方、日立製作所が開発したCMOSアニーリングマシンは、現行のCMOS半導体回路を用いつつ、量子アニーリングマシンと同様に、組み合わせ最適化問題を高速に処理できるとする。2018年6月には、CMOSアニーリングマシンの回路を実装したFPGAボードを25枚接続することで10万2400パラメータの問題に対応できることを示した。このCMOSアニーリングマシンを使えば、5km四方に広がる縦横160本ずつの道路から成る道路網を2000台の車両が移動する都市交通最適化シミュレーションにおいて、最短経路探索を数m秒で処理できた。

日立製作所が開発したCMOSアニーリングマシンの概要（クリックで拡大） 出典：日立製作所

　同年9月からは、同社内に設置したCMOSアニーリングマシンの計算処理能力を、クラウド型計算サービス「Annealing Cloud Web」として無償提供を始めている。

　展示では、CMOSアニーリングマシンの回路を組み込んだハイエンドFPGA（ザイリンクスの「Vertex Ultrascale」）のボードを用いて、携帯電話基地局のチャネル割り当ての最適化を行って見せた。「このFPGAボード1枚で、約4000のイジングモデルのスピン数に対応している。FPGAボードを並列接続することで計算能力を高められるし、クラウドサービスの活用で気軽に利用できるようになる。ただし、量子アニーリングマシンであれ、CMOSアニーリングマシンであれ、イジングモデルへの変換が最も大きな課題になっている。今後はその解決が重要になるのではないか」（日立製作所の説明員）としている。

FPGAボードに実装したCMOSアニーリングマシンを用いたデモの様子（クリックで拡大） 出典：日立製作所