ニュース
先端パッケージ技術の採用加速へ、図研がTSMCのEDAアライアンスに参加：組み込み開発ニュース
図研は、TSMCの「Open Innovation Platform」におけるEDAアライアンスに参加した。最新のプロセスやパッケージング技術の採用を加速させ、顧客が半導体やパッケージなどの設計をシームレスに統合できるよう支援する。
図研は2026年7月1日、TSMCの「Open Innovation Platform（OIP）」におけるEDA（電子設計自動化）アライアンスに参加したと発表した。最新のプロセスおよびパッケージング技術の採用を加速させ、顧客が消費電力、性能、面積や市場投入までの期間の目標を達成できるよう支援する。
今回の提携により、同社はTSMCの技術を活用したマルチダイおよびチップレットベースの設計をサポートする機能を向上させる。高度化する設計ニーズに対応し、次世代のAI（人工知能）やHPC（高性能コンピューティング）、モバイルアプリケーションの設計目標達成に貢献する。
市場におけるより高い性能と電力効率への追求は、プロセスおよびパッケージング技術におけるイノベーションを加速させ続けている。今回の連携を通じて、共通の顧客が半導体、パッケージ、PCB（プリント基板）の設計までをシームレスに統合し、複雑な開発ニーズに対応できるよう支援する。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
TSMCの“Beyond 2nm”技術の現在地、「A14」で第2世代ナノシートトランジスタへ
TMSCが開催した顧客向け技術発表会「TSMC 2026 Japan Technology Symposium」において、同社 シニア・バイス・プレジデント 兼 副共同最高業務執行責任者のKevin Zhang氏が“Beyond 2nm”と呼ばれる2nm以降のプロセス技術に当たる「A16」「A14」「A13」「A12」などの先端ロジックプロセス技術について解説した。
TSMCと東大の共同ラボはFinFET技術を学べる、シャトルサービスも教育に活用
東京大学と台湾半導体受託製造大手のTSMCは、先端半導体の研究、教育、人材育成の推進を目的とする「TSMC 東大ラボ」の運用を開始したと発表した。TSMCが台湾以外の大学と共同ラボを開設するのは初めて。
NVIDIAやTSMCとの協業で加速 最先端半導体設計を支援するAnsysの取り組み
アンシス・ジャパンは半導体設計向けの最新の取り組みとして、NVIDIAとのAI駆動の半導体設計に関する発表と、これまで進めてきたTSMCとの協業の概要について説明した。
TSMCとイビデンが3次元実装で連携強化、先端パッケージ基板の生産性を10倍に
TSMCは同社が主導する半導体製造のオープンイノベーションの枠組みであるOIPエコシステムや、3次元実装に向けたアライアンス「TSMC 3DFabric Alliance」、3次元実装プロセスにおいてツールや材料の相互利用を可能にする標準規格「3Dblox」について説明した。
AIを活用した電子設計プラットフォームの構築に向けてヴァレオと図研が提携
Valeo（ヴァレオ）と図研は、AIを活用した先進的でオープンな電子設計プラットフォームの構築に向けた戦略的提携を発表した。共同プログラムを通じて、設計フロー全体にAIを適用し、設計期間の短縮と堅牢性確保を目指す。
電装設計CADと製品データ管理システムで設計品質の向上を支援
図研はYKKに、電装設計CAD「E3.series」と製品データ管理システム「DS-E3 for E3.series」を導入した。これらの導入により、YKKは設計品質の向上、部品情報管理の効率化、グローバルでの設計製造プロセス改善を図る。