TSMCの“Beyond 2nm”技術の現在地、「A14」で第2世代ナノシートトランジスタへ：組み込み開発ニュース（1/2 ページ）

TMSCが開催した顧客向け技術発表会「TSMC 2026 Japan Technology Symposium」において、同社 シニア・バイス・プレジデント 兼 副共同最高業務執行責任者のKevin Zhang氏が“Beyond 2nm”と呼ばれる2nm以降のプロセス技術に当たる「A16」「A14」「A13」「A12」などの先端ロジックプロセス技術について解説した。

[朴尚洙，MONOist]

　台湾の大手半導体ファウンドリーであるTMSCは2026年7月3日、横浜市内で顧客向け技術発表会「TSMC 2026 Japan Technology Symposium」を開催した。同社 シニア・バイス・プレジデント 兼 副共同最高業務執行責任者（Deputy Co-COO）のKevin Zhang氏は、“Beyond 2nm”と呼ばれる2nm以降のプロセス技術に当たる「A16」「A14」「A13」「A12」などの先端ロジックプロセス技術について解説した。

TSMCのKevin Zhang氏［クリックで拡大］ 出所：TSMC

　世界的なAI（人工知能）データセンター需要の拡大により半導体市場はさらなる成長が見込まれている。Zhang氏は「過去10年の半導体市場の原動力はスマートフォンをはじめとするモバイルだった。これからはAIが主役となるだろう」と語る。TSMCは、2026年にも世界全体の半導体市場規模は1兆米ドルを超え、2030年までに1兆5000億米ドルを超える可能性があると予測している。この成長の大半はAIとHPC（高性能コンピューティング）によるものであり、全体の55％を占めるようになっているという。そして、モバイルが20％、車載半導体が10％、IoT（モノのインターネット）が10％と続く。

世界全体の半導体市場規模は2030年までに1兆5000億米ドルを超える［クリックで拡大］ 出所：TSMC

2030年には半導体市場の55％をAI／HPCが占めるようになる［クリックで拡大］ 出所：TSMC

　また、AI／HPC市場においても学習向けと推論向けの需要の逆転が始まりつつある。「AIインフラにおける推論処理の需要は、LLM（大規模言語モデル）からマルチモーダルに移行するに従って指数関数的により高い処理性能が求められるようになっている。AIサービスとして収益を生み出す源泉になっているのが推論である以上これは当然のことだ。足元では学習と推論の比率は半々といったところだが、2030年には逆転する」（Zhang氏）という。

2nmプロセスの需要は堅調、2028年には「N2U」をメインストリームに展開

　現在、TSMCの最先端ロジックプロセス技術となっているのが。2023年に量産を立ち上げた3nmプロセスである。日本国内に拠点を置くJASM（Japan Advanced Semiconductor Manufacturing）の第2工場は当初6／7nmプロセスを導入する予定だったが、今回の発表会で3nmプロセスに変更することが言明された。

　TSMCのロジックプロセス技術のロードマップは、プレミアムモバイルやデータセンター、AIアクセラレータ、ゲーミング、ネットワーク機器、ADAS（先進運転支援システム）など向けのハイエンドと、それら以外のメインストリームに分けられている。3nmプロセスについては、メインストリーム向けの「N3C」の立ち上げが2026年内の予定になっている。これに対して、ハイエンドでは2025年第4四半期にTSMCとして初となる2nmプロセスの「N2」の量産立ち上げを行っている。

TSMCのロジックプロセス技術のロードマップ［クリックで拡大］ 出所：TSMC

　Zhang氏は「2nmプロセスの需要は堅調だ。2年目のテープアウト数を3nmプロセスのときと比較すると4倍に達している」と述べる。

　3nmプロセスが毎年進化を続けているように、2nmプロセスもN2に続けて改良版の製造プロセスのリリースが予定されている。まず、2026年後半に予定されている「N2P」は、N2と比べて5％の性能向上が図られている。また、2024年立ち上げの3nmプロセス「N3E」と比較すると、同じ消費電力で18％の速度向上、同じ速度で36％の消費電力削減、1.2倍のロジック密度、1.15倍のチップ密度を実現する。また、2027年予定の「N2X」はさらなる改良が施されており、N2と比べて10％の速度向上が図れるという。

　2028年の量産を予定している「N2U」は、ハイエンドとメインストリームの両方で導入される。N2Uは、N2Pの改良版に当たり、設計技術とプロセスの進化を同時に最適化するDTCO（Design Technology Co-Optimization）をさらに進化させることでAI／HPCとモバイルの両方に対応するバランスの取れたプロセスとして開発される。N2Pと比べて、同じ消費電力で3〜4％の速度向上、同じ速度で8〜10％の消費電力削減、1.02〜1.03倍のロジック密度を実現する。また、N2Pと設計互換性を有するため、N2PからN2Uへの移行も容易だ。

「N2U」と「N2P」の比較［クリックで拡大］ 出所：TSMC