TSMCの“Beyond 2nm”技術の現在地、「A14」で第2世代ナノシートトランジスタへ：組み込み開発ニュース（2/2 ページ）

TMSCが開催した顧客向け技術発表会「TSMC 2026 Japan Technology Symposium」において、同社 シニア・バイス・プレジデント 兼 副共同最高業務執行責任者のKevin Zhang氏が“Beyond 2nm”と呼ばれる2nm以降のプロセス技術に当たる「A16」「A14」「A13」「A12」などの先端ロジックプロセス技術について解説した。

[朴尚洙，MONOist]

「A14」を光学的に縮小する「A13」も開発、ナノシートの次はCFET

　今回の発表会では、いわゆる“Beyond 2nm”と呼ばれる2nm以降のプロセス技術についての紹介も行われた。

　TMSCとして初の2nm以降プロセス技術となるのが「A16」である。同社は3nmプロセスまではトランジスタ構造としてFinFET（フィン型電位効果トランジスタ）を採用していたが、2nmプロセスからはナノシートトランジスタ「NanoFlex」に変更している。A16では新たに「SPR（Super Power Rail）」と呼ぶ裏面電源供給技術を導入する。A16は、N2Pと比べて、同じ消費電力で8〜10％の速度向上、同じ速度で15〜20％の消費電力削減、最大1.1倍のチップ密度を実現する。A16は2026年後半には量産の準備が整い、2027年に量産に入る予定だ。

　A16の次の世代となる「A14」では、第2世代のナノシートトランジスタである「NanoFlex Pro」の採用によって2nmプロセスからの直接的な微細化となるスケーリングを行い、PPA（電力、性能、面積）全ての向上を図る。初の2nmプロセスであるN2と比べると、同じ消費電力で最大15％の速度向上、同じ速度で最大30％の消費電力削減、約1.23倍のロジック密度、約1.12倍のチップ密度を実現する。そして、A14にSPRを適用した「A12」の開発も進められている。A14は2028年、A12は2029年に量産を開始する計画である。

　また、A14のアーキテクチャをそのままに光学的に縮小することで微細化を図るオプティカルシュリンク（Optical Shrink）を適用した「A13」も用意している。各寸法をA14から97％に縮小することでチップ面積を6％削減できるとしている。また、N2Uの開発にも活用したDTCOにより消費電力と性能の向上も実現するという。A13は、A14の量産開始から1年後に当たる2029年を予定している。

「A14」にオプティカルシュリンクを適用した「A13」［クリックで拡大］ 出所：TSMC

　A12以降に導入する技術として紹介したのがCFET（相補型電界効果トランジスタ）である。NanoFlexを採用した2nmプロセスからのスケーリングに向けて導入したのが、第2世代のNanoFlexであるNanoFlex Proだが、さらなるスケーリングではトランジスタ構造を変更する必要がある。CFETは、nFETとpFETを垂直に積層する構造であり、その形状から相補型（Complementary）と呼ばれている。

　CFETでは、トランジスタ構造だけでなく材料も変更する必要がある。TSMCは、タングステンやモリブデン、硫黄、セレンから構成される2次元の薄膜材料（2D-TMD）やカーボンナノチューブなどを適用する研究開発を進めている。なお、TSMCはCFETを用いることで、世界最小の動作可能な6T SRAMビットセルを実証しており、同等の設計ルールを適用した従来のナノシートトランジスタのフットプリントと比べて30％小型になるという。

⇒その他の「組み込み開発ニュース」の記事はこちら