700Gbps超／590nsのデータ圧縮通信技術、FPGAクラスタの通信ボトルネックを解消：組み込み開発ニュース

国立情報学研究所らは、FPGAクラスタの通信性能を大幅に向上させる超低遅延、高帯域圧縮通信技術を開発した。圧縮、復号処理を含めた通信遅延を590nsに抑えつつ、最大757Gbpsの実効通信帯域を達成した。

[MONOist]

　国立情報学研究所は2026年3月5日、広島大学、富士通と共同で、FPGAクラスタにおける通信ボトルネックを解消する、超低遅延かつ高帯域なデータ圧縮通信技術を開発したと発表した。

　同技術は、FPGA間のデータ伝送において、圧縮、復号処理を含めた通信遅延を590nsに抑えつつ、最大757Gbpsの実効通信帯域を達成。これにより、通信性能が制約となっていたFPGAベースの高性能計算システムのスケーラビリティを向上させる。

　近年、特定の処理を高速かつ省電力に並列実行できるFPGAクラスタが注目されている。単体カードの計算やメモリ性能は向上しているが、大規模なAI（人工知能）学習などで多用される集合通信において、FPGA間の通信帯域や遅延がシステム全体の性能を左右する要因となっていた。従来のデータ圧縮方式はハードウェア実装が複雑で、処理遅延が増大するため、超低遅延を求める通信には適していなかった。

　開発された技術は、データの膨張を防ぐ軽量な圧縮方式と、通信路の幅に合わせてデータを整列させる独自の回路構成を組み合わせている。具体的には、入力データの並び順を入れ替えることで複数のデータを同時に並列圧縮し、圧縮後のデータを通信路の幅にそろえて効率的に送り出す。この例の回路を用いた評価では、非圧縮時と比較して通信性能を約2倍に高めながら、遅延をサブμs以下に抑えることに成功した。

16個の数値データ（合計512ビット）をメモリから一度に受け取り、これらを圧縮後、256ビット幅の通信路に効率よく送り出す［クリックで拡大］ 出所：国立情報学研究所

　光技術を用いた高速通信回線を備えるFPGAクラスタでの評価では、AIの分散学習に用いる勾配データの通信に適用し、学習精度への影響がほとんどないことを確認した。今後は適応的な誤差制御や多様な数値表現への拡張を進め、将来の光インターコネクトを用いた高性能計算システムやAIアクセラレータへの展開を目指す。

⇒その他の「組み込み開発ニュース」の記事はこちら