生成AI実行時の消費電力が10W以下に SiMa.aiのSoC「Modalix」の実証結果を公開:組み込み開発ニュース(2/2 ページ)
マクニカはオンラインでセミナーを開催し、エッジAIの現場実装におけるKPIや評価プロセスの進め方とSiMa.aiの製品を活用した実装評価結果について説明した。本稿では、セミナーに登壇した富士ソフト 技術管理統括部 先端技術支援部 AIソリューション室 室長の福永弘毅氏による講演内容の一部を紹介する。
製造現場にエッジAIを導入する上で重要なことは何か
福永氏は「エッジAIの開発で一番陥りやすい“ワナ”は『Python上の精度』と『現場での運用性能』のギャップである。高性能なGPUを搭載したPC環境では99%精度を達成していたモデルでも、実際の現場の組み込み機器に実装した際には動かない、遅い、熱暴走が起きてPoC(概念実証)が止まるなど、いわゆる『PoCの死の谷』を迎えてしまう」と語る。
このようなトラブルが発生してしまう原因は、実装環境が現場の物理的制約を無視しているためである。プロジェクトを成功させるためにはモデル単体の精度追求だけではなく、ハードウェアの制約を含めたシステム全体での早期評価が重要だ。
さらにモデルの推論速度が速くても、それがシステムの速さには必ずしもつながるとは限らない。「推論速度が速い最新のチップを使用しても、その後の前後処理がボトルネックとなり、システム全体の遅延(トータルレイテンシ)が悪化するケースが非常に多い」(福永氏)。
製造現場は電子機器にとって“過酷な環境”であることも、エッジAIの現場実装がうまくいかない要因の1つである。「夏場の高温環境では電子機器周辺の温度が50℃を超えてしまい動作に悪影響が出てしまう」「粉じんが舞うような現場ではファンが付いている機器などが粉体を吸い込んでしまい故障率が上がる」「工場全体の電力バジェットに限界がある」など、さまざまな制約があることを見越した上で、実装評価を行わなければならない。福永氏は「FA現場においては、『ファンレス運用が可能か』『限られた電力で最大の性能が出せるか』の2点が重要である」と強調する。
これらを踏まえ、現場に導入することを前提としたKPIの設定が必要となる。
推論速度の観点では、“なんとなく”速いではなく、撮像から判定信号出力まで何ミリ秒以内といった運用に直結する具体的な数値を決める必要がある。システム負荷の観点では、CPUやメモリの占有率が100%張り付きの状態では安定稼働が難しいため、将来の機能追加を見込んだヘッドルーム(余裕)込みで評価をする必要がある。
また、精度の観点では、mAP(平均適合率)などの学術的な指標だけではなく、“過検出”と“見逃し”のどちらが自社にとって重要なのかといった「トレードオフ設計」が大事だという。「過検出が増えて歩留まりが下がるのは許容できるのか、または見逃しによる市場流出は絶対に阻止する必要があるのかといった、事業の優先順位によって、どちらが必要かを決めなければならない」(福永氏)。
そして、エッジAIの現場実装において一番重要なのが、「モデル圧縮とハード選定」である。実機で想定した推論速度が出ない典型的な要因は「量子化」だ。通常のAIモデルの場合だとFP32(32ビット単精度浮動小数点)で学習するが、エッジAIの場合だとINT8(8ビット整数)へ量子化(変換)するのが主流である。この際に、処理速度の向上やメモリの使用量の削減、省電力といったメリットがあるが、一方で、精度劣化といったデメリットが存在している。そのため、この劣化をどこまで抑えることができるのかが重要である。
福永氏は「量子化による精度劣化を1%未満に抑えることができるかがポイントであり、その後のキャリブレーション作業の手間や開発工数に直結してしまう」と述べる。また、量子化したモデルを動かす際には、全ての処理をCPUで実行するのではなく、AI処理専用のNPU(Neural Processing Unit)やSoCなどに任せ、CPUは通信や制御に専念させる「ヘテロジニアス構成」を用いることで、システム全体の安全性を高めることが望ましいという。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
レナード・ニモイがAlteraのCPLDを隆盛に導いた!? Xilinxとの競合も始まる
FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第4回は、隆盛を極めたAlteraのCPLDの事業や製品の展開について取り上げる。また、この時期からAlteraとXilinxの競合も始まった。
NVIDIAプラットフォームによるAIロボット開発の環境構築支援パッケージを提供
マクニカとジーデップ・アドバンスは共同で、AIロボット開発支援パッケージ「ROBODEV」の提供を開始した。ハードウェアとソフトウェアを一体化したパッケージで、迅速にロボット開発に着手できる。
FPGA向けに1レーン当たり最大8Gbpsの次世代高速インタフェース標準技術を提供
ザインエレクトロニクスは、FPGA向けに次世代高速インタフェース標準技術「V-by-One HS plus Standard」の提供を開始する。V-by-One HS plusに準拠するLSIや映像機器の開発期間を短縮し、利便性を向上する。
Rapidusと連携深めるテンストレント、東京オフィスで半導体エンジニアを積極育成
テンストレントが新たに入居した東京オフィスで会見を開き、来日した同社 CEOのジム・ケラー氏が2nmプロセス半導体の製造で協業しているRapidusとの関係や、日本国内における今後の取り組みなどについて説明した。
「Jetson Orin Nano」のAI処理性能が70%向上、開発者キットの価格も半額に
NVIDIAは、組み込み機器向けAIモジュール「Jetson Orin Nano」の開発者キットについて、AI処理性能が従来比で70%増となる67TOPSに向上した「Jetson Orin Nano Super開発者キット」を発表した。価格も従来の499米ドルから半額となる249米ドルに値下げする。
エッジでも生成AIは可能、マクニカが「Jetson AGX Orin」に日本語LLMを実装
マクニカは、「EdgeTech+ 2023」において、NVIDIAの組み込みAIボード「Jetson AGX Orin」を用いてエッジデバイス上で生成AIモデルを動作させるデモを披露した。