RISC-Vの開発を促進する新しいオープンソースイノベーション：組み込み開発ニュース
ウエスタンデジタルは、RISC-Vを利用したエコシステムの発展を促進するため、「RISC-V SweRV Core」をはじめとする3つのオープンソースイノベーションを発表した。目的に特化したコンピュータアーキテクチャの開発を促進する。
ウエスタンデジタル（Western Digital）は2018年12月4日、RISC-Vを利用したエコシステムの発展を促進するため、「RISC-V SweRV Core」をはじめとする3つのオープンソースイノベーションを発表した。ビッグデータやファストデータのリアルタイム処理や推論など、目的に特化したコンピュータアーキテクチャの開発を促進する。
RISC-V SweRV Coreは、双方向のスーパースカラプロセッサ。32ビット、9ステージパイプラインの構成で、複数の命令を同時実行可能。予想性能は、4.9CoreMarks／Mhz、28mmCMOSプロセッサ上の最大クロック速度1.8Ghzだ。今回オープンソース化することで、IoT（モノのインターネット）、セキュアプロセッシング、産業用制御といった利用を見込んでいる。
また、プロセッサの命令実行をシミュレートできる「SweRV ISS（命令セットシミュレーター）」も発表。割り込みやバスエラーなど外部イベントをモデル化し、RISC-Vコアの機能を確認できる。SweRV CoreとSweRV ISSを活用することで、業界におけるRISC-Vへの移行が進むと期待している。
さらに、システムアーキテクチャ「OmniXtend」は、Ethernetを介して効率的に不揮発メモリをプロセッサに接続できる。プロセッサ、機械学習アクセラレータ、GPU、FPGAなどにアクセスやデータ共有のためのオープンスタンダードインタフェースを提供する。
RISC-V SweRV Coreは2019年1〜3月期に提供予定。SweRV ISSとOmniXtendは、GitHubからダウンロードできる。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
Western Digital、プロセッサを発表――RISC-Vを活用
Western Digital（ウエスタンデジタル／WD）は2018年12月4日（現地時間）、オープンソースISA（命令セットアーキテクチャ）である「RISC-V（リスクファイブ）」を採用したプロセッサ「RISC-V SweRV Core」など、RISC-Vに関連する3つのプロジェクトを発表した。
PFNが深層学習プロセッサを開発した理由は「世界の先を行くため」
Preferred Networks（PFN）は2018年12月12日、ディープラーニングに特化したプロセッサ「MN-Core（エムエヌ・コア）」を発表した。同プロセッサは学習の高速化を目的とし、行列の積和演算に最適化されたものとなる。FP16演算実行時の電力性能は世界最高クラス（同社調べ）の1TFLOPS/Wを達成した。
“プロセッサ”を開発する東芝メモリ、その技術と狙い
東芝メモリがプロセッサの開発を発表した。現業から離れているように見えるプロセッサの開発を通じて東芝メモリは何を目指すのか。今回発表された技術の概要と開発の狙いを聞いた。
グーグルの深層学習プロセッサ「TPU」が「AIを、全ての人に」を実現する
グーグル（Google）は2018年7月6日、東京都内でメディアセミナーを開き、同社がディープラーニング（深層学習）向けに開発してきたプロセッサ「TPU」について説明した。
RISC-V採用のSoC FPGAアーキテクチャ、Linuxにリアルタイム性能を持たせる
マイクロチップ・テクノロジーは、新たなSoC FPGAアーキテクチャ「PolarFire SoC」を発表した。高機能OSに必要とされる柔軟性やセキュリティ性能、消費電力などの要件を満たし、Linuxにリアルタイム性能を持たせることができる。
RISC-Vのオープンソース開発と導入加速に向けて提携
The Linux Foundationは、非営利団体のRISC-V Foundationと提携し、RISC-V命令セットアーキテクチャ「RISC-V」のオープンソース開発と国際的な導入の加速を目指すと発表した。