RISC-Vの開発を促進する新しいオープンソースイノベーション：組み込み開発ニュース

ウエスタンデジタルは、RISC-Vを利用したエコシステムの発展を促進するため、「RISC-V SweRV Core」をはじめとする3つのオープンソースイノベーションを発表した。目的に特化したコンピュータアーキテクチャの開発を促進する。

[MONOist]

　ウエスタンデジタル（Western Digital）は2018年12月4日、RISC-Vを利用したエコシステムの発展を促進するため、「RISC-V SweRV Core」をはじめとする3つのオープンソースイノベーションを発表した。ビッグデータやファストデータのリアルタイム処理や推論など、目的に特化したコンピュータアーキテクチャの開発を促進する。

　RISC-V SweRV Coreは、双方向のスーパースカラプロセッサ。32ビット、9ステージパイプラインの構成で、複数の命令を同時実行可能。予想性能は、4.9CoreMarks／Mhz、28mmCMOSプロセッサ上の最大クロック速度1.8Ghzだ。今回オープンソース化することで、IoT（モノのインターネット）、セキュアプロセッシング、産業用制御といった利用を見込んでいる。

　また、プロセッサの命令実行をシミュレートできる「SweRV ISS（命令セットシミュレーター）」も発表。割り込みやバスエラーなど外部イベントをモデル化し、RISC-Vコアの機能を確認できる。SweRV CoreとSweRV ISSを活用することで、業界におけるRISC-Vへの移行が進むと期待している。

　さらに、システムアーキテクチャ「OmniXtend」は、Ethernetを介して効率的に不揮発メモリをプロセッサに接続できる。プロセッサ、機械学習アクセラレータ、GPU、FPGAなどにアクセスやデータ共有のためのオープンスタンダードインタフェースを提供する。

　RISC-V SweRV Coreは2019年1〜3月期に提供予定。SweRV ISSとOmniXtendは、GitHubからダウンロードできる。

RISC-Vプロセッサ「RISC-V SweRV Core」（クリックで拡大） 出典：ウエスタンデジタル