「Stratix」と「Cyclone」を投入したAlteraはFPGAベンダーとして黄金期へ：プログラマブルロジック本紀（14）（1/3 ページ）

FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第14回は、第13回に引き続き2000年代前半のAlteraについて紹介する。同社を代表するFPGA製品「Stratix」と「Cyclone」の投入により、FPGAベンダーとして黄金期を迎えることになる。

[大原雄介，MONOist]

　前回に引き続き、2000年代前半のAlteraについて紹介したい。

⇒連載「プログラマブルロジック本紀」バックナンバー

2002年にStratixとCycloneを発表

　2002年2月、AlteraはStratixをまずアナウンス（Webアーカイブを参照）。次いで同年9月にはCycloneをアナウンスする（Webアーカイブを参照）。

　このStratixとCycloneの特徴として、内部アーキテクチャを統合したことが挙げられる。図1はStratixとCycloneのLE（Logic Element）の構造を比較したものだが、ご覧の通り全く同じである。

図1　左はStratix Device Handbook（2003年6月）、右はCyclone Device Handbook（2003年10月）からの抜粋［クリックで拡大］ 出所：Altera

　もっとも同じなのはLEの構造のみであり、全体の構成は全く異なる（図2）。

図2　左はStratix系全般の構造。右はEP1C12（12K LE）の構成。10 LEで1 LABだから、この構成だと1206 LABが搭載されている格好になる［クリックで拡大］ 出所：Altera

　CycloneはLEとM4K RAM Blockのみの構成だが、Stratixはこれに加えてM512 RAM BlockとM-RAM Block、それとDSP Blockが追加されている。LABの構造も若干変更されており（図3）、Cycloneの方はRow／Columnのインターコネクトが1組ずつで、そこにLocal Interconnectと接続するだけ（厳密にはRowインターコネクトにはLEから直接接続も可能だが、まぁこれはStratixも同じ）なのに対し、StratixではそもそもRow／Columnのインターコネクトが3種類用意されているのが分かる。

図3　ちなみにStratixの方はこの3組のRow／Columnインターコネクトの幅と速度はプログラミングで変更可能である［クリックで拡大］ 出所：Altera

　そんなわけで規模感は大分異なるのだが、後方互換性というか、Cycloneで動くデザインはそのままStratixに持っていく（もちろん再ビルドは必要だが）ことが可能になった。表1、2がCycloneおよびStratixとして提供されたラインアップであり、CycloneのEP1C12／EP1C20とStratixのEP1S10／EP1S20がちょうどクロスオーバーするような構成になっている。

	EP1C3	EP1C4	EP1C6	EP1C12	EP1C20
LEs	2,910	4,000	5,980	12,060	20,060
M4K RAM blocks （128×36bits）	13	17	20	52	64
Total RAM bits	59,904	78,336	92,160	239,616	294,912
PLLs	1	2	2	2	2
Max user I/O pins	104	301	185	249	301
表1　Cycloneのラインアップと仕様

	EP1S10	EP1S20	EP1S25	EP1S30	EP1S40	EP1S60	EP1S80
LEs	10,570	18,460	25,660	32,470	41,250	57,120	79,040
M512 RAM blocks （32×18bits）	94	194	224	295	384	574	767
M4K RAM blocks （128×36bits）	60	82	138	171	183	292	364
M-RAM blocks （4K×144bits）	1	2	2	4	4	6	9
Total RAM bits	920,448	1,669,248	1,944,576	3,317,184	3,423,744	5,215,104	7,427,520
DSP blocks	6	10	10	12	14	18	22
Embedded multipliers	48	80	80	96	112	144	176
PLLs	6	6	6	10	12	12	12
Max user I/O pins	426	586	706	726	822	1,022	1,238
表2　Stratixのラインアップと仕様

　20K LE以下で、かつ内蔵メモリが300Kビット未満でよければCyclone、これを超えるLEやメモリが必要、あるいはDSPが必要ということであればStratixという使い分けができるようになったわけだ。面白いのは、Stratixの方にはHard Copy Programが提供されており、必要なら低価格で量産出荷を可能にするオプションがあるが、Cycloneの方はこれがないことだ。ちなみに、Stratixの最初の出荷製品はEP1S25で、これが125.00米ドル（量産価格）なのに対し、Cycloneの方はローエンドのEP1C3が7.00米ドルないし4.00米ドル（前者が5万個発注時、後者が25万個発注時の価格）。より高機能のEP1C20でも、それぞれ60.00米ドル／40.00米ドルとかなりお手頃価格ではある。

　ちなみに、EP1C3ですら独自プロセッサコアであるNiosを2つ動かすことが可能であり、それもあってプレスリリースでは「50DMIPSの性能を持つプロセッサが1個当たり2.00米ドル未満で利用できる」という、面白い表現になっていた。Niosは1400LE未満で実装できるので、EP1C3でもギリギリ2つ実装できる（ただし他のロジックを組み込む余地はほとんどない）からうそではないのだが、あまり現実的ではない気もする。