AlteraはITバブルを切り抜け全盛期へ、時代を先取りしたArmコア＋FPGAの製品も：プログラマブルロジック本紀（13）（2/3 ページ）

FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第12回は、第4回で紹介した1990年代後半以降のAlteraの続き。2000年に向けて主力製品をCPLDからFPGAに移行する中で矢継ぎ早に新製品を投入し、ITバブルも切り抜けて全盛期へと向かう。

[大原雄介，MONOist]

CPUとFPGAをワンチップに収めたExcaliburシリーズを発表

　さて、Alteraは、Raphael Architectureを発表した翌年の2000年、Excaliburというシリーズを発表する。

　これはCPU＋FPGAをワンチップに収めたものであるが、ハードCPU IPを利用するものとしてはARM 922T（166MHz駆動）コアを搭載したExcalibur XA1/XA4/XA10（図7）と、MIPS32 4Kc（166MHz駆動）コアを搭載したExcalibur XM1/XM4/XM10（図8）がラインアップされた。

図7　XA1はEP20K100E、XA4はEP20K400E、XA10はEP20K1000EをそれぞれベースにCPUブロックを追加したという感じである［クリックで拡大］ 出所：Altera

図8　こちらもCPU以外は全く同じ［クリックで拡大］ 出所：Altera

　さらに、既存のAPEX 20Kに、AlteraのソフトCPU IPであるNiosを搭載するというソリューションもExcaliburの一つとして発表された（図9）。

図9　CPUはNios IIではなく初代Niosである［クリックで拡大］ 出所：Altera

　Niosは後述するとして、Excalibur XAシリーズとExcalibur XMシリーズのFPGAファブリックは完全に同じ構成になっており、異なるのはCPUだけである。このCPUブロックは図10のような感じになっており、PLD Master／Slave Bridge経由でFPGAファブリックと通信を行う格好になっている。興味深いのは、もうこの時点で外部のSDRAMコントローラーを搭載していることで、MCUというよりはアプリケーションプロセッサ的な利用を想定していたと思われる。

図10　これはARM922Tを搭載するXAシリーズだが、XMシリーズもCPUがMIPS32 4Kcになった以外は同じである［クリックで拡大］ 出所：Altera

　一方、Niosの方だが、16ビットと32ビットの構成が可能で、EP20K200Eを利用した場合は16ビット構成でゲート数の13％、32ビット構成で同20％を消費する。32ビットの場合、最大50MHzで50MIPSを発揮するとされた。性能はともかく、ちょっとゲートの消費量が多い感じはある。

　このExcaliburシリーズ、Alteraが想定していたほどには市場には受け入れられなかったようで、2002年までは製品ラインアップにExcaliburの名前があったが、2003年に新ブランドのStratix／Cycloneが加わるタイミングで消えている。もちろん、組み込み向けなのでいきなり供給が止まったりしたわけではないが、少なくとも新規設計向けには推奨されなくなったもようだ。その一方で、Niosの提供は好評だったようで、これがNios IIにつながることになる。