チップレットがもたらす半導体の新たな技術潮流、市場勢力図の潮目も変えるか：ポスト政策主導時代を迎える半導体市場（4）（1/2 ページ）

半導体に関する各国の政策や技術開発の動向、そしてそれぞれに絡み合う用途市場の動きを分析しながら、「ポスト政策主導時代」の半導体業界の姿を提示する本連載。最終回の第4回は、チップレット／先端パッケージングによる技術潮流を取り上げた後、製造チェーンとエンジニアリングチェーンが変化していく可能性について解説する。

[祝出洋輔（PwCコンサルティング），MONOist]

はじめに

　本連載では3回にわたって米国、欧州、東南アジア／インドの半導体産業政策の成果と今後の方針を見てきた。特に米国、欧州では当初政策の中心に据えていた前工程／微細化を中心とした製造回帰から、設計／開発を含むより広範な政策へと変化しつつある点を指摘した。また、前回の第3回では米中対立の間隙を突く形で盛り上がる、東南アジア／インドによる後工程誘致政策について取り上げた。

　今回は、表1で示すチップレット／先端パッケージング^※1）による技術潮流を取り上げた後、それらに伴うプレイヤーの勢力図、さらには国／地域の優位性が変化する可能性を製造チェーンとエンジニアリングチェーンそれぞれについて解説する。さらに、過去3回で紹介した政策とこれら技術潮流との関係について述べる。

	チップレット	先端パッケージング
内容／対象	複数チップ構成のSoCアーキテクチャおよびその設計思想	左記を実現する手段としての、実際のパッケージ基盤／モジュールの実装／製造技術
実現される効果	SoC分割による設計柔軟性／コスト削減／歩留まり改善	複数チップを物理的に集積し、性能／帯域を確保
関与プレイヤー	EDA、IPベンダー、設計者、ファウンドリー	ファウンドリー、OSAT、材料／装置メーカー
主要な技術	チップ間I/F（UCIeなど）、EDAによる分割設計	2.5D／3D／Fan-out技術、TSV（シリコン貫通電極）、インターポーザー、基板
表1　チップレットと先端パッケージングの定義 出所：UCIe/IEEE Electronics Packaging Societyのチップレットに関する定義を参考に作成したPwCコンサルティング資料を基に編集部作成

※1）チップレット／先端パッケージングについては、UCIe/IEEE Electronics Packaging Societyの定義に準ずる。

1．チップレット／先端パッケージングによる製造チェーンの変化

　チップレットによって、半導体製造の競争軸が微細化一辺倒から積層／パッケージングを含めた多様なものへ変化していく中で、前工程のファウンドリーが後工程のパッケージング領域に進出し、逆に後工程のOSAT（Outsourced Semiconductor Assembly and Test）が前工程領域の技術を取り込む動きが出てきている。チップレット導入を機にこれまでの製造チェーンの勢力図が大きく変わりつつあるのだ。同様にEDA（電子設計自動化）、半導体IPを中心としたエンジニアリングチェーンにおいてもチップレット化によるベンダー勢力図の変化が起ころうとしている。

1.1 チップレットによる製造チェーンの付加価値分布の変化

　従来のSoC（System on Chip）が1個のダイ上にさまざまな機能を集積していたのに対し、チップレットでは、複数のダイを縦方向に積層してパッケージ化する。これにより1個のダイに多数の機能を詰め込むことがもたらす加工難度の上昇とそれに伴う歩留まり悪化や製造コスト増加を改善できる他、配線長縮減による省電力化も図れる。微細化の限界が指摘される中で、パッケージング技術によりSoC全体の能力を向上させようという技術である。

　チップレットでは製造チェーン上の機能も従来のSoC製造とは異なる。パッケージングが個々のチップの微細化と並ぶ技術的なコアとなるため、従来は比較的付加価値が低いとされていた後工程が新たな技術競争軸として浮上する。こうした製造チェーンにおける付加価値の変化は半導体産業におけるプレイヤーの勢力図にも影響を与え得るものだ。

　プレイヤー間の競争環境の変化をさらに後押しするのがチップレットのインタフェース標準化だ。標準化団体としてUCIe（Universal Chiplet Interconnect Express）が立ち上がり、異なる半導体メーカー間の異種チップを組み合わせるためのインタフェース標準化が進められている。これにより、用途によって最適なチップを前工程のチップベンダーに依存せず、自由に組み合わせることが技術的には可能となり、パッケージング技術を有するベンダーやユーザーの交渉力が高まるとみられている。

1.2 ファウンドリーとOSATによる先端パッケージングを巡る綱引き

　現状の半導体製造チェーンでは、前工程における微細化が技術開発競争の中心であり、ファウンドリーは巨額の資金を投下し、最先端ウエハーの製造を続けている。しかし、足元のチップレット化の動きを受け、ファウンドリー大手はそれと同時に先端パッケージングに関わる開発にも乗り出している。具体的にはインターポーザーや3Dボンディングなど2.5次元、3次元の実装技術の開発、パッケージ全体の性能評価を行うシステムレベルテスト手法の確立など、OSATの領域に染み出しつつある。同様に大手メモリベンダーもHBM（広帯域メモリ）向けの先端パッケージングを内製化する動きをみせており、HBMの実装までの一貫提供を志向している。

　これに対してOSATの中でもハイブリッドボンディング技術の開発や高度なクリーンルームとプロセス制御システムを備えた先端パッケージング施設の建設に着手する企業が出てきている。その中にはHBM用パッケージや車載／ADAS（先進運転支援システム）向けなど、特定仕様／用途の技術開発も進められている。さらに、従来は最上流の領域であったパッケージ設計／企画にも一部のOSATが進出しつつあり、設計／実装／テストの一貫提供を志向するプレイヤーも現れている。

1.3 装置／材料メーカーの先端パッケージングへの取り組み

　ファウンドリー、OSATがそれぞれ先端パッケージングを強化し、前工程／後工程の垣根が崩れていく中、装置／材料メーカーでもこれに呼応した動きがみられる。先端パッケージング技術の要素技術を巡る前工程／後工程にまたがる協業や、後工程における前工程並みの加工精度の導入などが進んでいる。また、材料メーカーでもガラス基板などの新材料を巡って勢力図が変化する可能性も出てきている。