FPGA設計の立ち上げ時間を5日から2時間に短縮する新ツールを発表:組み込み開発ニュース
Alteraは、「Agilex FPGA」製品群の量産出荷開始と新ツール「Visual Designer Studio」を発表した。同ツールはFPGA設計の立ち上げ時間を従来の5日から2時間に短縮し、開発効率を高める。
Altera(アルテラ)は2025年9月30日(現地時間)、開発者会議「Altera Innovators Day 2025」で、FPGAポートフォリオの拡充と新ソフトウェアツールを発表した。また、「Agilex 5」「Agilex 3 SoC FPGA」をはじめ、「Agilex FPGA」全ファミリーの量産出荷を開始した。
「Agilex 5 D」シリーズFPGAおよびSoCは、ロジック集積度が最大2.5倍に引き上げられた。最上位モデルは、1つのデバイスで最大160万ロジックエレメントを搭載する。Dシリーズは、高いDSPブロック比率とロジック集積度、大容量メモリ帯域幅を兼ね備えており、産業機器や通信、データセンターなど省スペースかつ高性能が求められる幅広い用途に対応する。
また、Agilex 5 DシリーズFPGA全製品において、DDR5インタフェース速度を最大5600MT/秒、LPDDR5を最大5500MT/秒へと引き上げ、従来比で25%高速化した。エッジAI(人工知能)推論、4K/8K映像処理、5G/6G無線用途などに求められる大容量、高スループットを提供する。また、ポスト量子暗号(PQC)対応のセキュアブート機能を搭載し、セキュリティを強化した。
新ツール「Visual Designer Studio」は、「Quartus Prime」ソフトウェア(バージョン25.3)に追加された。IPブロックの接続を自動化し、設計要件に基づいた最適なIPルーティングを提案する。ドラッグ&ドロップの操作でIPブロックやRTLコードを視覚的に統合できるため、FPGA設計の立ち上げ時間を従来の約5日からわずか2時間へ短縮できる。さらに、コンパイル時間をバージョン25.1.1比で6%改善。設計効率が向上している。
また、Alteraは300社以上のパートナーを有する「ASAPプログラム」により、開発者を支援する。開発者は認定パートナーが提供するIPや設計サービスを通じ、市場投入までの期間を最大50%短縮できる。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
Alteraの創業によるCPLDの萌芽でプログラマブルロジックはさらなる進化へ
FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第3回は、現在のプログラマブルロジック市場でもさまざまな意味で存在感を放っているAltera(アルテラ)の創業と、CPLDの萌芽となる同社のEP300を取り上げる。いまさら聞けない FPGA入門
あなたは、人に「FPGA」を正しく説明できるだろうか? いまや常識となりつつあるFPGAについて、あらためてその概念から仕組み、最新動向までを解説する。(編集部)FPGAで世界No.1を目指すアルテラ、エッジ向け新製品「Agilex 3」の受注を開始
アルテラ(Altera)は、「embedded world 2025」に出展する組み込み機器向けソリューションについて発表した。最大1Tbpsのメモリ帯域幅を備える高集積FPGAを量産開始
Alteraは、高帯域幅メモリを内蔵し、DDR5およびLPDDR5メモリに対応する高集積FPGA「Agilex 7 FPGA M」シリーズの量産を開始した。最大1Tbpsのメモリ帯域幅のインタフェースを搭載する。新生アルテラが再誕、インテルからの独立で「FPGAだけに専念できる」
インテルでFPGA製品を手掛けるPSG(Programmable Solutions Group)が、インテルからのスピンアウトによりアルテラ(Altera)として独立することを発表した。2015年のアルテラ買収から約10年間を経て、再びアルテラが独立企業としてFPGA製品を展開して行くことになる。インテルがFPGA製品を拡充、RISC-Vベースのソフトプロセッサコアも無償提供
Intelは、Intel Agilex FPGAの製品ポートフォリオを拡充した。開発者がより短期間でソリューションを構築できるよう、クラウドからエッジまでの包括的なソリューションを提供する。