第30回 インターポーザ：前田真一の最新実装技術あれこれ塾（2/4 ページ）

実装分野の最新技術を分かりやすく紹介する前田真一氏の連載「最新実装技術あれこれ塾」。第30回は基板で処理しやすいパッド間隔やピン並びに変換する中継部品「インターポーザ」について解説する。

[前田真一，実装技術／MONOist]

2.　リードフレーム

　ピン数が少ないICのインターポーザにはリードフレームと呼ばれる部品が使われます。

　これはICが出始め、形状が規格化された1970年代からずっと使われている部品です。

　現在でもありますが、最初にICパッケージの形状が規格化されたときにはその形状はDIP（Dual Inline Package）と呼ばれる形状でした（図1）。

図1 DIP（参考文献1）

参考文献1：1999 Packaging Databook：Intel Corporation

　これは今でも使われていますが、パッケージの両側に2.54mm（10分の1inch）のピンピッチでスルーホールピンが出ているパッケージです（図2）。

図2 インターポーザ

　このようなDIP型ICを代表に、多くのICにリードフレームが多く使われています。

　リードフレームは内側をICチップのパッド間隔、外側をICパッケージのピン間隔にした放射状の薄い金属の部品です（図3）。

図3 リードフレーム

　チップとリードフレームを接続した後、パッケージをプラスチックやセラミックで封止した後、封止から外に出た部分を折り曲げるとDIP ICが完成します（図4）。

図4 リードフレーム加工手順

　ICの部品ピンはリードフレームの一部をそのまま使っています。

　リードフレームとICチップを接続するためにはワイヤーボンディング（図5）やバンプによる直接接続が使われます（図6）。

図5 ワイヤボンディング

図6 バンプによる接合

　バンプ接続とは、あらかじめチップにバンプとよばれるはんだなどを盛り上げる処理を施したパッドを作っておき、接続する技術です（図7）。

図7 バンプ

　ピン数が少ない場合にはDIPパッケージで問題はありませんでしたが、ピン数が多いICチップに対してはパッケージが大きくなりすぎてしまいます（図8）。

図8 多ピン化でパッケージが大きくなる（参考文献1）

　ピン数が大きくなるとピンをアレイ状に並べて小さな面積で多くのピンを並べ、パッケージが小さくなるようにする必要があります。ここで、規格化されたパッケージがパッケージの4方向にピンがあるQFP（Quad Fan-out Package）やアレイ状にピンを配列したPGA（Pin Grid Array）パッケージです（図9）。

図9 QFP、PGA（参考文献1）

　QFPは表面実装タイプでリードフレームを使うことができます。

　インターポーザとしては、リードフレームのかわりにポリイミドをはじめとするフィルムもインターポーザとして使われます。

　ポリイミドなどの薄くて柔らかいフイルムの特性を生かして、テープ状にしたインターポーザをチップに実装するTAB（Tape Automated Bonding）実装技術が使われます（図10）。

図10 TABテープ（産技研コンソーシアム協議会ニュース36号）

　リードフレームや単層フイルムでは配線が交差したりチップのパッドより内側に部品ピンがあるようなアレイピン配置には対応できません（図11）。

図11 単層配線では対応できない

　薄いセラミックを積層するグリーンシートを使ったパッケージではキャビティ構造を使った多層配線を使うとピン配置の自由度が増します（図12）。

図12 キャビティ構造