デジタル回路よ永遠なれ−2学期【期末考査】解答編：完全マスター！ 電子回路ドリル II（25）
デジタル回路を設計するには、基本となる回路をマスターすることだ。これまでの連載を活用して“技”のバリエーションを増やそう！
前回行った2学期【期末考査】では、“フリップフロップ”に関する内容を中心に出題しました。いかがでしたでしょうか？
解けた方も解けなかった方も、次項の解答と解説をぜひ読んでみてください。
仮に解けなかった問題があったとしても、今回の解説や過去問題を参考にして、1問1問確実に理解しながら解いていけば、必ずやその知識が身に付くはずです。
それでは、解答を発表します！
期末考査−第1問の解答と解説
【問題14】の解説で紹介したとおり、JK-FFはフリップフロップのすべての機能、すなわち、
- J＝“0”、K＝“0” 「保持」
- J＝“1”、K＝“0” 「セット」
- J＝“0”、K＝“1” 「リセット」
- J＝“1”、K＝“1” 「反転」
をする万能フリップフロップです。
第1問のJK-FFが立ち上がりエッジ型のフリップフロップだとすると、解答のタイムチャート内の赤字で示したようにクロックの立ち上がり（“0”から“1”に変化する）時にJK-FFが動作します。
期末考査−第2問の解答と解説
第2問
答え．
スイッチをAに入れたとき、OUTから“1”が出力される
第2問の回路は、フリップフロップを応用した“スイッチ入力回路”です。
スイッチの共通端子はGNDに接続されており、また【問題12】の解説のとおり「NANDゲートは1つでも“0”が入力されると“1”を出力する」ので、図1のようにスイッチを“A”に入れたときにOUTから“1”が出力されます。
ちなみに、第2問の回路は「チャタリング除去回路」と呼ばれる回路です。スイッチには機械的な接点があるため、オン／オフ時に振動が生じます。この振動によって、1回の入力にもかかわらず数回オン／オフを繰り返したような信号が生じる現象を“チャタリング”と呼んでいます。
第2問の回路でスイッチが切り替わるとき、スイッチは必ずA、もしくはBの接点を離れます。そのとき、フリップフロップの2つの入力がともに“1”となり、以前の値を「保持」します。これによりチャタリングが除去されるのです。
期末考査−第3問の解答と解説
第3問の回路は、解答のタイムチャートのように入力信号Dinの立ち上がりを検出して、1クロック分のパルス信号Doutを出力する回路です。
それでは図2のように、各部の信号A、B、Cを調べ、回路の動作を確認していきましょう。
- Aは、CLKの立ち上がりでDinを「保持」したものです
- Bは、CLKの立ち上がりでAを「保持」し、さらにCはBの「反転」です
- Doutは、AとCの論理積です。すなわち、タイムチャートのようにDinの立ち上がり直後の1クロックだけ“1”を出力します
これをタイムチャートに落とし込むと、図3のようになります。
期末考査−第4問の解答と解説
【問題17】の解説で紹介した方法で同期カウンタを設計すると、3ビットアップ・ダウンカウンタの機能は表1のようになります。
表1の真理値表から求められる“簡単化された論理式”は、
D0 ＝ Q0
D1 ＝ UP ・ Q1 ・ Q0 ＋ UP ・ Q1 ・ Q0 ＋ UP ・ Q1 ・ Q0 ＋ UP ・ Q1 ・ Q0
D2 ＝ Q2 ・ Q1 ・ Q0 ＋ UP ・ Q2 ・ Q1 ＋ UP ・ Q2 ・ Q0
＋ UP ・ Q2 ・ Q1 ・ Q0 ＋ UP ・ Q2 ・ Q1 ・ Q0
となります。これを基にすれば、解答で示した回路図を描くことができます。
2学期終業式 〜継続は力なり〜
以上で、2学期の期末考査の解答と解説は終了です。また、今回をもって「完全マスター！ 電子回路ドリルII」が終了となります。本当にお疲れさまでした。
さて、2学期では「デジタル回路」をテーマに出題してきました。
デジタル回路は、AND、OR、NOT、フリップフロップの基本論理素子から構成されます。しかし「駒が動かせても将棋にならない」のと同じで、デジタル回路を設計するには、まず表2のような基本的な回路をマスターする必要があります。
このうち、いくつかの回路は本連載で紹介しましたが、さらに3学期では「HDL（Hardware Description Language：ハードウェア記述言語）」により、“デジタル回路の技のバリエーション”を増やしていこうと企画しています。
それでは皆さん、【3学期】の連載でまたお会いしましょう！（3学期編に続く）
Copyright © ITmedia, Inc. All Rights Reserved.