Alteraの黄金期は最高潮へ、「Arria」が加わりFPGA製品の世代交代も順調に進む：プログラマブルロジック本紀（15）（2/3 ページ）

FPGAに代表されるプログラマブルロジックICの歴史をたどる本連載。第15回は、第14回に引き続き2000年代後半のAlteraについて紹介する。新たにミドルレンジ製品の「Arria」が加わり、「Stratix」と「Cyclone」の世代交代も順調に進むなど、Alteraの黄金期は最高潮を迎える。

[大原雄介，MONOist]

ミドルレンジFPGAのArria GXが登場

　Cyclone IIIの発表から2カ月後の2007年5月、AlteraはArria GXを発表する（Webアーカイブを参照）。GXの名前を冠することからも分かるように、これは高速トランシーバーを搭載するFPGAだが、StratixシリーズほどのALMはいらないという、いわばStratixとCycloneの中間に位置する高速I/O向けミドルレンジFPGAという位置付けとなった。

　実際に、内部構造はStratix IIのサブセット（図2）という感じである。そこにStratix GX由来の3.125Gbpsトランシーバーを2.5Gbpsに速度を制限して搭載したような格好だ（表4）。

図2　Arria GXの内部構造。基本構成はStratixと同じだが、縦横に走るインターコネクトがそれぞれ2対（Stratixは3対）になっている。あとMLABは搭載されておらずLABのみなのでStratix IIIではない［クリックで拡大］ 出所：Altera

表4　ALMの数はそこそこだが、バッファリングのためかメモリ量はやや多くなっている［クリックで拡大］

　2.5GbpsというのはPCI Express Gen1の実装には十分であり、最大でx4のデバイスが構成できる。お値段は25Kユニットで1個当たり50.00米ドルだから、Stratixシリーズを使うよりかなり安価である。構成的にはALMが8600〜36000なので、Stratix IIのローエンド〜ミドルレンジといったあたりに相当する。

　ただし、DSPブロックの数はやや少なめである一方、ローエンドのEP1AGX20Cでもトータル1.2Mビットとそれなりのメモリが搭載されている（ローエンドでもM-RAM Blockが1個あるのがStratix IIとの違い）のは、やはりI/Oが主体なのでバッファリング用にまとまった量のメモリブロックが必要と判断されたのではないかと思う。ちなみに製造プロセスは90nmだが、これはStratix IIベースと考えれば妥当な選択である。

　そして2008年に入ると、5月に早くも40nmベースのStratix IVのアナウンスが行われた（Webアーカイブを参照。Stratix IVからはラインアップが増えており、以下の3種類が用意された。

• Stratix IV E：ベースモデル。高速なトランシーバーは持たない
• Stratix IV GX：最大8.5Gbpsの速度を持つトランシーバーを48チャネル利用可能
• Stratix IV GT：最大11.3Gbpsの速度を持つトランシーバーを48チャネル利用可能

　もっとも、2008年5月の時点ではStratix IV EとStratix IV GXのみであり、Stratix IV GTがアナウンスされたのは2009年2月のことである（図3）。

図3　一応Stratix IV EはALMの数が一番多い製品がラインアップされてはいるが、製品数で言うとStratix IV GXがベースモデルで、そこからPCIeのハードIPと高速トランシーバーを取り去ったのがStratix IV Eかもしれない［クリックで拡大］

　ラインアップが多すぎるので、一部のスペックを表5にまとめた。

表5　Stratix IVのラインアップ［クリックで拡大］

　Stratix IV EのEP4SE820は、ALM数で言えば32.5万個、LE相当数で言えば81.3万個を持つことになり、100万LE目前というところまでやってきた。また、Stratix IV GX／GTでもハイエンド品は内蔵メモリが27Kビットに達しており、高速I/Oを支えるのに必要なバッファーを集積したという感じになっている。