エッジAIは専用プロセッサの流れに、LeapMindが独自IPの設計を明かす：人工知能ニュース

[松本貴志，MONOist]

　LeapMindはディープラーニングの推論処理に特化した低消費電力プロセッサIP（Intellectual Property）の開発を明らかにした。2019年2月27日に開催した同社プライベートイベント「Edge Deep Learning Summit」の記者向けブリーフィングで、CEO（最高経営責任者）の松田総一氏とCTO（最高技術責任者）の徳永拓之氏が概要を説明した。

　LeapMindは2012年に創業した組み込み機器へのディープラーニング実装を手掛けるベンチャー企業だ。顧客が開発する機器へのディープラーニング実装を支援するソリューション「DeLTA（Deep Learning of Things Architecture）-Family」を提供するなど、“Deep Learning of Things”（あらゆるモノにDeep Learningの恩恵を）の実現を理念に掲げている。

　同社のコア技術としては、大規模な演算性能が必要となるディープラーニングを低消費電力FPGAなどで動作させることができる独自のニューラルネットワークアーキテクチャ「LMnet」が挙げられる。また、ディープラーニングアプリケーションで一般的に用いられているFP32（32ビット浮動小数点）と同程度の精度を確保しつつ、ニューラルネットワークのウェイト（重み係数）を1ビット、アクティベーション（入力）を2ビットとする量子化技術も強みとなる。

ISAも新規設計、得意の量子化を生かし浮動小数点演算命令も捨てる

　今回開発を明らかにしたプロセッサIPは消費電力が1〜4W程度のチップを対象としたもの。PoE（Power over Ethernet）による給電で動作する13W程度のエッジデバイスへの搭載をターゲットとする。

　ISA（命令セットアーキテクチャ）も同社内で新規開発された。量子化されたニューラルネットワークの演算では不要な浮動小数点演算命令は一切実装せず、ReLU（正規化線形ユニット）などニューラルネットワークの演算に頻出する処理に特化したことが特徴だ。松田氏は、同IPについて「ほぼわれわれしか手掛けていない量子化の技術ありきに設計を行ったため、シンプルな構造にできた」と説明。徳永氏も「非常にシンプルな構造のため汎用的な処理には向かないが、検証などの工数も節約できる」と語った。

2018年10月にMONOistのインタビューに応じたLeapMindの徳永氏

　同社ではこれまでIntel製の「Cyclone V SoC」に代表されるFPGAの回路ブロックを持つ低消費電力SoC（System on Chip）を武器に、エッジディープラーニングの実現を訴求してきた。一方でエッジディープラーニングが現時点で製品化されず、PoC（概念実証）にとどまる状況は「ハードウェアの課題」（松田氏）に起因しているという。同社はエッジディープラーニング製品化のハードルがチップのコストと消費電力、そして性能にあるとにらみ、「シンプルなASICによって安く高速にエッジディープラーニングを動かす」ことでブレイクスルーを果たす考えだ。

　現在もIPの設計作業は継続中とし、徳永氏は「人手不足でかなりハードな状況だが、理想は2019年9月くらいにRTL（レジスタ転送レベル）を書いてシミュレーションを行うことができれば」と今後のスケジュールを語る。同IPに適した製造プロセスなども検討中となるが、「成熟した製造プロセスでも低消費電力かつ高速演算が両立できる見込み」（松田氏）としている。

　潜在的な顧客とは「既に数社と話をしている」（松田氏）段階で、IPはチップメーカーに限らず最終製品メーカーにも提供する予定だ。