検索
ニュース

HDLを知らなくてもFPGAの力を引き出せる、インテルが無償のOpenCL開発環境組み込み開発ニュース(2/2 ページ)

日本アルテラは、FPGAでOpenCLを扱うためのソフトウェア開発環境「Intel FPGA SDK for OpenCL」の最新バージョン「17.1」について説明。従来のコマンドラインベースのツールから、GUIを用いた統合開発環境となるとともに、新たに高速のエミュレータとコンパイラが加わった。

Share
Tweet
LINE
Hatena
前のページへ |       

エミュレータは100倍高速化、コンパイラは処理時間を70%短縮

 新機能も加わった。従来比で処理速度を100倍高速化したというOpenCLエミュレータと、処理時間を70%短縮できるOpenCLコンパイラだ。フリーベ氏は「これらにより、ソフトウェア開発サイクルをより早く回せるようになる」と強調する。

新機能のOpenCLエミュレータとOpenCLコンパイラ
新機能のOpenCLエミュレータとOpenCLコンパイラでソフトウェア開発サイクルをより早く回せるようになる(クリックで拡大) 出典:日本アルテラ

 また、並列コンピューティングにおける遅延(レイテンシ)が短いというFPGAの特徴をOpenCLでも活用できるようになったことも大きな特徴だ。並列コンピューティングで広く用いられているGPUの場合、CPU上のホストソフトウェアを介したメモリアクセスが必要ため一定の遅延が発生する。FPGAで並列コンピューティングを行う場合、CPU上のホストソフトウェアを介する必要が無いためGPUよりも遅延が少なくて済む。最新バージョンの17.1では、OpenCLでもこの特徴を利用できるようになった。

並列コンピューティングにおける遅延の比較
並列コンピューティングにおける遅延の比較。GPUよりもFPGAの方が短い(クリックで拡大) 出典:日本アルテラ

 さらに、最新のハイエンドFPGA「Stratix 10」にも対応した。Stratix 10を用いたOpenCLのベンチマークでは、ミッドレンジの「Arria 10」と比べて最大8倍もの処理能力が得られるという。

「Stratix 10」を用いたOpenCLプログラミングのベンチマーク並列コンピューティングにおける遅延の比較
並列コンピューティングにおける遅延の比較。GPUよりもFPGAの方が短い(クリックで拡大) 出典:日本アルテラ

 なお、OpenCLを用いたFPGAプログラミングでは、HDLを用いて最適化する場合と比べて一定の性能ロスがある。フリーベ氏は「OpenCLと比べれば、HDLを扱える専門の技術者が開発した方が最終的には性能は上回るだろう。しかし、一般的なソフトウェア開発者が早いサイクルでFPGAを用いた開発を行い、Time to Marketを実現できることに大きな価値がある」と述べている。

Copyright © ITmedia, Inc. All Rights Reserved.

前のページへ |       
ページトップに戻る