FPGAでのLチカをVerilog HDLで理解する：MAX 10 FPGAで学ぶFPGA開発入門（3）（5/5 ページ）

今回はFPGAでのLチカを例に、FPGA開発に必要なハードウェア記述言語の解説をしたい。用いる「Verilog HDL」はArduinoやCの経験がある方なら、理解そのものはそう難しくないと思う。今回も連載で使う「MAX 10 FPGA 評価キット」の読者プレゼントをご用意。

[大原 雄介，MONOist]

「MAX 10 FPGA 評価キット」プレゼント

　本連載で利用している「MAX 10 FPGA 評価キット」を抽選で1名様に差し上げます（提供：日本アルテラ）。

　下記応募要項をご確認の上、奮ってご応募ください。

募集要項
応募期間	2015年10月13日（火） 〜 2015年11月13日（金）
応募条件	アイティメディアIDの登録ユーザー
当選発表	当選された方には配送先の住所をお聞きするために登録メールアドレスにEメールをお送りします。配送先住所をご記入の上ご返信いただいた方にプレゼントをお送りします。
当選無効	Eメールのご返信は7日以内とさせていただきます。8日目以降にご返信いただいても、当選は無効とさせていただきます。
応募上の諸注意	・キャンペーン期間中にアイティメディアIDの登録を削除された方は対象に含まれません ・当選者の権利は譲渡・換金・変更することはできません ・厳正な抽選の上、当選者の方へ賞品を発送、もしくはご連絡を差し上げます。なお、賞品のお届け先は日本国内に限らせていただきます。抽選と発送は2015年11月下旬〜12月中旬の予定です ・お預かりした個人情報は、アイティメディアIDの利用規約とアイティメディア株式会社の 「プライバシーポリシー」に基づいて厳重にお取り扱いいたします ・住所・電話番号などが不明確な場合や、転居による住所変更や電話番号変更など、何らかの理由により賞品がお届けできない場合は当選を無効とさせていただきます ・ご応募はお一人さま1回限りとさせていただきます。2回以上ご応募された方は、抽選対象外とさせていただきますのでご了承下さい。

※アイティメディアIDにご登録済みの方でも、追加の情報登録をお願いする場合があります。ご了承ください。

⇒次の記事を読む