第22回 オンチップ電源：前田真一の最新実装技術あれこれ塾（3/3 ページ）

実装分野の最新技術を分かりやすく紹介する前田真一氏の連載「最新実装技術あれこれ塾」。第22回は、インテルの次世代CPUアーキテクチャ「Haswell」などで注目されてきた「オンチップ電源」について解説する。

[前田真一，実装技術／MONOist]

　第3の理由はLSIの消費電流低減です。今回のHaswellでも、この電源回路をLSI内部に実装して消費電力を改善しようとしています。

　現在、CPUをはじめとするLSIでは消費電力を低減するためにきめ細かい電源電圧のコントロールを行っています。

　ASICやシステムICは多くの機能ブロックが寄せ集まって一つのLSIとなっています（図10）。これらのブロックは全て動作しているわけではありません。

図10 System ICは多くの機能ブロックをもつ（ルネサス エレクトロニクス）

　動作していないブロックの電源電圧を低くしたり、電源をオフしたりすることによりLSIの消費電力を抑えます。

　CPUがマルチコア化したのも同じです。CPUの処理に応じて、動作させるコアだけを動かし、動作しないコアの電圧を下げます。Haswellでは、この動作しないコアの電圧をそれまでより低く抑える技術を開発し、ここでも消費電力を抑えています。

　Haswellが電源回路をチップに内蔵したのは、この電源電圧コントロールをより素早く、よりきめ細かに行うためです。

　外部の電源は電源電圧モニタをもっていて、LSIから送られてきたチップ電圧情報により、チップの電源電圧が一定になるように出力電圧をコントロールします。このLSIの電圧変動を関知してから、LSIの電圧が正しくなるまでの時間をループ特性と呼びます。

　外部電圧の応答時間では、電源装置の応答時間と、PDNの伝播遅延時間が加算されています。

　LSIがきめ細かく内部回路の省エネを行っても、実際に電源回路が動作するに移るまでには、遅延が生じます（図11）。

　このような無駄は、LSIが細かい動作コントロールを行ってきめ細かく省エネを実行しようとする努力をも無駄にしてしまいます。

図11 消費電力減少時の電圧変化

　LSI内部に自分で電源回路をもてば、PDNの伝播時間をなくすことができますし、小さな回路ブロックごとに小さく応答の速い電源回路を作ることができます。高速応答の電源回路であれば、高速な回路ブロックの動作ON／OFFに対応して、電源のON／OFFをコントロールできます（図12）。

図12 電源の応答が速いと効率よく削減できる

　また、細かい回路ブロックごとに電源回路をもてば、小さな消費電流変化に対してもより細かい省エネが行えます。

　基板上のバイパスコンデンサ削減はコスト、基板設計、消費電力と大きな効果があります。

　Haswellではまだどの程度の電源回路がICの中に実装されるかは判明していません。しかし、これがICの消費電力やPIに対する回答の第一歩になることを期待します。

筆者紹介

前田 真一（マエダ シンイチ）

KEI Systems、日本サーキット。日米で、高速システムの開発／解析コンサルティングを手掛ける。

近著：「現場の即戦力シリーズ　見てわかる高速回路のノイズ解析」（技術評論社）