いま振り返るFPGA普及・発展の歴史 〜日本上陸からおよそ20年〜：FPGA Watch（1）（2/2 ページ）

FPGAに関するさまざまなテーマをお届けする本連載。記念すべき第1回はFPGAの概要と各年代のエポックメイキング、そして最新動向を紹介する

[堀内 伸郎 日本アルテラ株式会社，＠IT MONOist]

FPGAの誕生から普及期

　ここからは市場の90％以上を占めるSRAM方式のFPGA、特にアルテラとザイリンクスの製品を例に話を進めたいと思います。

　最初に、商用化されたFPGA製品は1985年に発表されたと述べました。それはザイリンクスの「XC2000」です。このアーキテクチャはいまでも「SRAM方式を使ったFPGAの基本になっている」といっても過言ではないでしょう。その後「XC3000」シリーズを経て、1990年に同社の第3世代となる「XC4000」シリーズが発表されました。XC2000の1200〜1800ゲートから、XC4000では最大2万5000ゲートまで拡大しました（ASICの1ゲート＝2入力NANDゲート1個分で換算）。

　一方のアルテラは1984年に、その後のCPLDの基本形となる書き換え可能なPLDを、業界で初めて製品化し、1988年には「MAX5000」という高集積CPLDを出しました。そして、1992年に「FLEX8000」という名のFPGAをリリースしました（当時、アルテラはCPLDと呼んでいました）。

　1990年代のFPGAは、両社それぞれXC4000とFLEXのアーキテクチャを改良・拡張して論理回路規模（ゲート数）を急速に増やしていきました。また、1995年にはアルテラの「FLEX10K」にメモリ・ブロックを搭載して、適用できるアプリケーションの範囲を広げ、さらにPLL（Phase-Locked Loop）を搭載してクロック管理と高速設計への対応が強化されました。この時期からFPGAが本格的に量産システムに応用され、急速に普及していきました。1997年には、ロジック規模は25万ゲート、動作周波数は50〜100MHzに達するまでになりました。

　そして1999年、ザイリンクスから新構造のFPGAである「Virtex-E」が、アルテラから「APEX20K」が発表され、さらなる大規模化と高速化が進められていきます。

	関連リンク：
⇒	いまさら聞けない FPGA入門

システムLSI化への発展−アルテラの例−

　2000年代に入り、FPGAのシステムLSI化が始まりました。その先陣を切ったのがアルテラによるプロセサ・コアの内蔵化です。それまでもサードパーティにより、「8051」「Z80」「6809」「68000」などの汎用CPUのクローンIPは存在していましたが、コスト制約や技術サポートの不安などから多くの採用事例はありませんでした。

　そのような問題を払拭するべく、FPGAメーカーが開発し、サポートするプロセッサIPとして、アルテラからソフトコア・プロセッサ「Nios（現在はNios II）」の提供が始まりました。同じく、2000年にアルテラは「Excalibur」という世界初のプロセッサ内蔵FPGAを製品化しました。Excaliburは、ARMプロセッサ（ARM922と周辺機能）とFPGAをワンチップにインテグレーションしたものでした。

　システムLSI化は、高速な外部インターフェイスも重要になります。まだ従来のパラレル接続が一般的だったこの時代、1999年の「APEX20K FPGA」でSERDES（Serializer-Deserializer）回路とLVDS（Low Voltage Differential Signaling、低電圧差動信号）を搭載して、シリアル伝送による高速インターフェイスへの対応が始まりました。そして2001年には、初めてクロック・データ・リカバリ（Clock Data Recovery：CDR）機能を内蔵したFPGA、「Mercury」が出荷されました（FPGAでシリアル・トランシーバといえば、CDR機能を持つI/O回路を指すのが一般的になっています）。このトランシーバは、最大1.25Gbps（Gigabit per second、1秒当たり1Gbit）のデータレートで伝送でき、当時すでにギガ・ビット・イーサネットにも対応していました。

　また、画像処理などの演算性能の要求に応えるために、汎用の論理ブロックとは別に、乗算や乗算＋加算の専用ブロック（アルテラではDSP Block）の搭載や、多入力論理ブロックの搭載などで高集積化（多ゲート化）と内部回路の高性能化に著しい発展が見られます。

　アルテラの例を取ると、これらの革新的進化はハイエンドFPGAの新しいシリーズ「Stratix（2002年）」を皮切りに、その後継の「Stratix II（2004年）」「Stratix III（2006年）」「Stratix IV（2008年）」と2年ごとに実施されてきました。

最新のFPGAデバイスと市場・開発のトレンド

　最後に、2010年1月現在の最新のFPGAデバイスが持つ集積度と性能をアルテラの例で紹介します。

　1995年のFLEX10K発表当時の論理回路規模は10万ゲート、内部動作クロックは最大100MHzだったものが、2009年には840万ゲート＋DSP Blockで合計1500万ゲート（Stratix IV E）と15年前の150倍となり、内部動作クロックは最大600MHzになっています。また、高速トランシーバ 1チャネル当たりのデータレートと総帯域幅は、2001年の1.25Gbps、45Gbps（Mercury）から、2009年にはチャネル当たり最大11.3Gbps、総帯域幅424Gbps（Stratix IV GX）と約10倍に増大しました。

　現在、量産出荷中の最新FPGAは主に40nmプロセスを用いて製造されています。一方、ASICの場合は、最先端の微細プロセスでは開発費と設計複雑度が大き過ぎるため、設計数は多くありません。ほとんどのASICの設計は、3世代前の130nmプロセスをターゲットにしています。ある論理ゲート数、内部メモリビット数、高速シリアル・トランシーバ数の条件において、130nm ASICと40nm FPGAのチップ・サイズが同程度になる例があります。高いデータレートが必要な場合は古いプロセスで対応できず、最新のプロセスでASIC開発を行う必要性が出てくるケースもあるでしょう。これは技術的リスクと開発コストの両面で、装置メーカーの開発者の負担は尋常ではありません。

　わたしたちを取り巻く環境は、クラウド・コンピューティング、モバイル・ネットワークとアクセス、ビデオや音楽や写真、そのほかのデータ伝送など利便性が高くなる一方で、データのトラフィックはますます激増していくでしょう。それに伴い、大容量の基幹伝送装置や通信アクセス設備が必要になっています。高い技術要件に対応し、開発コストと時間のリスクを最小にするためには、ASICではなくFPGAを使用しなければならない時代になったといえるのではないでしょうか。

　FPGAが今後ますます注目のデバイスとなることをお分かりいただけたでしょうか？ それではまた次回お会いしましょう！ （次回に続く）