補正不要で低ジッタと低スプリアスを両立する新方式PLLを開発：組み込み開発ニュース

東京大学は、次世代無線通信に向けたPLLの新方式を開発した。157フェムト秒の低ジッタと−73dBcの低スプリアスを同時に達成し、高速無線通信における周波数シンセサイザー技術としての応用が見込まれる。

[MONOist]

　東京大学は2026年2月14日、回路性能の補正を必要とせずに、低ジッタと低スプリアスを同時に実現する分数分周PLL（位相同期回路）の新方式を開発したと発表した。高速無線通信に必要不可欠な低雑音の周波数シンセサイザー技術として、次世代無線通信規格への応用が見込まれる。

開発した新方式位相同期回路の65nmプロセスでの試作品写真［クリックで拡大］ 出所：東京大学

開発した新方式位相同期回路のブロック図［クリックで拡大］ 出所：東京大学

　従来の分数分周PLLでは、量子化雑音を抑制するためにデジタル時間変換器を用いた補正が一般的だが、補正処理によるロック時間の長期化が課題となっていた。

　今回開発した回路は、2段のPLLを組み合わせたカスケード構造を採用。主要な技術として、共通のデルタシグマ変調器（DSM）で制御された2つのマルチモジュラス分周器（MMD）を用いる量子化雑音キャンセル手法を導入した。これにより、後段PLLに入力される量子化雑音を、分周比Nに対して1/Nに低減することに成功。この手法は環境依存性や非線形性に影響されないため、補正処理を介さずに安定した雑音低減が可能となる。

　さらに、実装面積の削減と低雑音化を両立するため、フィードフォワード型雑音キャンセル手法を適用した。初段PLLに小面積なリング型発振回路を採用し、その雑音成分を後段PLLの出力で打ち消す構成とした。サンプリング位相検出器（SPD）の位相検出器としてのゲインが入力周波数に応じて変化するという特性を活用し、分周比の設定に依存せずロバストに雑音をキャンセルできる仕組みを構築している。

　65nm CMOSプロセスで試作されたチップによる実測では、157フェムト秒のジッタ性能と−73dBcのスプリアス性能を実証した。補正不要で出力周波数や分周比に依らずに安定動作するため、次世代の高速、低遅延通信を可能にする高精度な基準信号生成技術として、社会実装に向けた研究開発を進めていく。

試作チップ写真（左）と消費電力、チップ面積の内訳（右）［クリックで拡大］ 出所：東京大学

⇒その他の「組み込み開発ニュース」の記事はこちら