連載 2007年10月31日 メモリ容量やDSPブロックを減らすには？：FPGA開発テクニック、チューニングの心得（3）（1/2 ページ） 前回に続き、集積効率のよい結果を引き出すチューニングとメモリ・ブロックやDSPブロックの使用量を減らすチューニングを行う。 [島田順二（アルティマ），＠IT MONOist] PC用表示 関連情報 Share Tweet LINE Hatena *** 一部省略されたコンテンツがあります。PC版でご覧ください。 *** 関連キーワード DSP（Digital Signal Processor） | 配線 | FPGA関連 | 回路 | FPGA Copyright © ITmedia, Inc. All Rights Reserved. | 次のページへ
